verilog中的default应该赋什么样的值

最新推荐文章于 2023-10-19 22:37:28 发布
最新推荐文章于 2023-10-19 22:37:28 发布
阅读量3.5k 收藏 4
点赞数 2

Q：在状态机的case语句中，最后要加上默认项default，可是我看到有的书上写的是一个确定的状态，有的则是不定态xxx，到底应该写那个啊？求助！

A1：取决于case条件是否完备啦
如果你的case条件已经完备，那default不写也无所谓呀，一定要写的话，随便赋值都可以
如果case条件不完备，default肯定不能写xxx，应该给一个确定的值。

A2：仿真时写XXX，便于发现错误！综合时写复位态，便于软件综合！

 

注：写case的时候 千万要写 default,即使你条件写满了 也要写default,避免产生latch
coding rule 是很死的东西,要遵守,就像遵守法律一样
可参考 huawei coding rule

weixin_34132768
关注
  • 2
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Verilog语法学习之`default_nettype
qq_51086825的博客
02-20 1277
这条语句，运行下面代码并不会报错，只会出现一个warning，虽然没有声明bl（这里是字母b和字母l），但是会默认为wire型，并不能检查出我们的笔误。但是如果加上这条语句，这里则会报错，进而让我们查找出笔误的地方。`default_nettype是用于指定未声明线网的类型，即若代码中有变量未定义类型，则可通过。但是当类型为none时，所有的线网都要清晰的声明类型，否则会报错。`default_nettype 类型。`default_nettype 类型。运行这段代码，将不会报错。这条语句的作用是什么呢？
Verilog中case语句不加default的影响
weixin_39520719的博客
06-13 1万+
default语句的对case语句综合的影响 之前看书都说case语句不加default会产生不必要的latch，浪费资源，有时候还会产生错误的时序。然后我写了点简单的程序测试一下，加不加default到底会对电路产生怎样的影响。 时序电路不加default input clk; input [2:0] sel; output [3:0] out; reg [3:0] out; always@(posedge clk) begin case(sel) 3'b000: out &
Verilog常用语法
weixin_50810761的博客
02-08 4万+
Verilog可综合常用语法 一、模块的结构、数据类型、变量和基本运算符号 1 模块的结构 1.1 端口定义 module 模块名（口1,口2,口3,…）; 两种模块例化方式： 方法一：模块名（连接端口1信号名,连接端口2信号名,连接端口3信号名,…）； 方法二：模块名（.端口名1（连接信号1名）,.端口名2（连接信号2名）,…）； 例化时还可以对模块中的参数型（parameter）变量进行重新赋值； 例如： module min(input clk,input rst_n,input a1,outpu
systemverilog 结构体-简单使用
geter_CS的博客
09-07 786
压缩结构体以向量形式将结构体的所有成员存储为连续位，存取顺序如下。压缩结构的成员变量不可以是实数或短实数变量、非压缩结构体、非压缩联合体体或非压缩的数组。1.upacked结构体，结构体每个成员变量，都是单独存放的。结构体不能整体赋值，但是可以整体复制给另一个同类型结构体。注意压缩结构体可以整体赋值15行，但是非压缩结构体不可以。结构体可以作为端口信号定义。2.pakced结构体。
Verilog的编译指令
烟花一时的博客
11-26 1万+
编译指令 编译指令特性： 编译指令是以 ` 为前缀，ASCII为0x60，而不是单引号 ’ ，单引号的ASCII为0x27 编译指令从处理它的位置就一直保持有效，除非后面被自己或者其他编译指令覆盖或者取消掉 `celldefine 和 `endcelldefine `celldefine 和 `endcelldefine 用于将模块标记为单元（cell），一般在标准单元库中使用，一般来说写的代码都是模块，很少去把它标记为单元 最好在模块外面使用这两条指令 想到再说 `celldefine mod
EDA/PLD中的Verilog HDL数字值集合
12-09
4.4.1 值集合Verilog HDL 中规定了四种基本的值类型：0：逻辑0或“假”；1：逻辑1或“真”；X：未知值；Z：高阻。注意这四种值的解释都内置于语言中。如一个为z 的值总是意味着高阻抗，一个为0 的值通常是指逻辑0 。...
EDA/PLD中的Verilog HDL值集合
12-09
Verilog HDL有下列四种基本的值：　1) 0：逻辑0或“假”　2) 1：逻辑1或“真”　3) x：未知　4) z：高阻　注意这四种值的解释都内置于语言中。如一个为z的值总是意味着高阻抗，一个为0的值通常是指逻辑0。在门的输入...
Verilog-hdl产生任意值占空比的PWM.zip
07-08
Verilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意...
在UltraEdit中建立Verilog环境
01-19
UltraEdit是一款功能强大的文本编辑器，可以编辑文字、Hex、 ASCII码，可以取代记事本，内建...　可以到网站去，包括上百种语法文件，我想应该都能满足大家的需要吧！ 　https://www.ultraedit.com/index.p ... mp;
timer.rar_verilog 中timer
07-14
用verilog 实现时钟的功能，并在DE2开发板上调试
Systemverilog断言介绍（三）
最新发布
qq_33300585的博客
10-19 381
Systemverilog断言介绍（三）
SystemVerilog 结构体
I_learn_code的博客
12-22 2969
systemVerilog学习记录---结构体
verilog基本语法总结
ssnape的博客
05-10 3041
verilog基本语法教程
verilog case语句_verilog语法进阶
weixin_39793708的博客
11-21 7562
欢迎FPGA工程师加入官方微信技术群模块的结构、数据类型、变量和基本运算符号3.1.模块的结构Verilog的基本设计单元是“模块”(block)。一个模块是由两部分组成的，一部分描述接口，另一部分描述逻辑功能，即定义输入是如何影响输出的。下面举例说明：图1 模块示例m请看上面的例子: 程序模块旁边有一个电路图的符号。在许多方面，程序模块和电路图符号是一致的，这是因为电路图符号的引脚也就...
SystemVerilog学习-10-验证量化和覆盖率
Vuko_Coding Zone
06-30 1274
静态转换操作符不对转换值进行检查。转换时指定目标类型，并在要转换的表达式前加上单引号即可。Verilog对整数和实数类型，或者不同位宽的向量之间进行隐式转换。可以将子类的句柄赋值给父类的句柄。但是在将父类的句柄赋值给子类的句柄时，编译将会报错。$cast()系统函数可以将父类句柄转换为子类句柄，只要该父类句柄指向的是一个子类的对象。 或者 测试量化 伴随着复杂SoC系统的验证难度系数成倍增加，无论是定向测试还是随机测试，我们在验证的过程中终究需要回答两个问题:是否所有设计的功能在验证计划中都已经验证？代码中
一周掌握FPGA Verilog HDL语法 day 4
ONEFPGA的博客
06-17 928
case语句 case语句是一种多分支选择语句，if语句只有两个分支可供选择，而实际问题中常常需要用到多分支选择，Verilog语言提供的case语句直接处理多分支选择。 case语句通常用于微处理器的指令译码,它的一般形式如下: case(表达式) endcase casez(表达式) endcase casex(表达式) endcase case 分支项的一般格式如下: 分支表达式: 语句 缺省项(default项): 语句 说明: ...
Verilog 基础知识(一) Verilog 基础语法与注意事项
热门推荐
jac_chao的博客
03-26 5万+
本文主要介绍了硬件描述语言：Verilog HDL的一些常用语法及注意事项。
Verilog语法（三）——赋值语句
weixin_43124623的博客
03-06 2744
在 Verilog 中，阻塞赋值、非阻塞赋值和连续赋值是用于赋值操作的不同语法。它们之间的区别主要在于赋值时机和对后续代码执行的影响。
Verilog中Case语句
我的blog屋
08-30 2万+
转自：https://blog.csdn.net/CLL_caicai/article/details/104395480 实际问题中常常需要用到多分支选择，使用if语句导致内容繁琐；更明智的做法是使用case语句，case语句是一种多分支选择语句，可以方便的处理多分支选择。本文通过实际例子，讲解case语句的使用，以及case语句的变体casez和casex的使用： 目录 一、case的用法 形式： 功能： 注意： 测试： 二、casez与casex的用法 三、参考文献 一、
verilog中怎么把reg变量的值赋给parameter
07-12
在Verilog中，无法直接将`reg`类型的变量的值赋给`parameter`参数。这是因为参数在编译时被解析为常量，而`reg`类型的变量是在运行时存储数据的。 如果你想要将`reg`类型的变量的值传递给参数，可以使用系统函数`$...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值