EDA数字钟--由（两片74161做成的六十进制计数器）问题总结

Wsunsky

已于 2024-08-28 16:02:42 修改

阅读量1w

点赞数 8

分类专栏：电子设计自动化文章标签： quartus

于 2020-03-04 19:19:53 首次发布

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/qq_43539004/article/details/104659820

版权

电子设计自动化专栏收录该内容

15 篇文章 7 订阅

订阅专栏

本文探讨了六十进制计数器在特定条件下的工作异常，特别是在清零操作与使能信号之间的冲突。提出了改进方案，通过增加使能信号的约束，确保只有在特定条件下才能进行清零操作，解决了原有设计中信号状态不一致的问题。

摘要由CSDN通过智能技术生成

六十进制计数器

在这里插入图片描述

十二进制计数器

在这里插入图片描述

数字钟

在这里插入图片描述

问题波形

在这里插入图片描述

原因分析

实际的真值表
在这里插入图片描述
要求的真值表

09波形时间太短

六十进制计数器当EN=0是并且LDN=0时遇到上升沿后74161清零
，与EN=0保持相矛盾

在这里插入图片描述
2. 改进方案

为清零时，添加EN的约束即EN=1时才能进行清零操作

在这里插入图片描述

评论 2

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。