bufg和bufgp_Xilinx FPGA全局时钟和第二全局时钟资源的使用方法（转）

“全局时钟和第二全局时钟资源”是FPGA同步设计的一个重要概念。合理利

用该资源可以改善设计的综合和实现效果；如果使用不当，不但会影响设计

的工作频率和稳定性等，甚至会导致设计的综合、实现过程出错。本文总结

了Xilinx FPGA全局时钟和第二全局时钟资源的使用方法，并强调了应用中

的注意事项。目前，大型设计一般推荐使用同步时序电路。同步时序电路基

于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求

。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动

设计的主时钟，以达到最低的时钟抖动和延迟。FPGA全局时钟资源一般使用

全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达

芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM(Block

Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的

FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新

的Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模

块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx

器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、BUFGMUX、

BUFGDLL和DCM等，如图1所示。1. IBUFG即输入全局缓冲，是与专用全局时

钟输入管脚相连接的首级全局缓冲。所有从全局时钟管脚输入的信号必须经

过IBUFG单元，否则在布局布线时会报错。IBUFG支持AGP、CTT、GTL、GTLP

、H