＜AMBA总线篇＞ AXI总线通道信号说明

已于 2023-08-25 09:41:36 修改
阅读量780 收藏 6
点赞数 3
分类专栏： FPGA 文章标签： fpga开发 嵌入式硬件
于 2023-08-25 09:39:31 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_38288325/article/details/132444715
版权

目录

01 Write channels(写通道)

Write request channel signnal(AW)

write data channel signnal(W)

write response channel signnal(B)

02 Read channels(读通道)

Read request channel(AR)

read data channel(R)

03 Snoop channels(Snoop通道)

Snoop request channel(AC)

Snoop response channel(CR)

04 Interface level signals(接口信号)

Clock and rest signals

Wakeup signals

Qos Accept signals

Coherency Connection signals

Interface control signals

05 文章总结

大家好，这里是程序员杰克。一名平平无奇的嵌入式软件工程师。

上篇推送主要是AXI总线的协议架构等进行了介绍，本篇推送主要是对通道的信号进行整理和总结。本文的内容基于AMBA5的版本进行描述。

下面正式进入本章推送的内容。

01 Write channels(写通道)

write通道被用于write事务和其他事务的传输request、传输data、传输responses。

  • Write request channel signnal(AW)

信号名位宽方向描述
AWVALID1M->S写有效信号
AWREADY1S->M从机ready信号
AWIDID_W_WIDTHM->S传输通道的事务ID
AWADDRADDR_WIDTHM->S写入地址/突发传输开始地址
AWREGION4M->S域识别符，表征物理内存区域
AWLEN8M->S数据包的长度(total = AWSIZE * AWLEN)
AWSIZE3M->S单个数据包的大小
AWBURST2M->S

突发传输类型:

0b00-FIXED(固定长度)

0b01-INCR(地址和数据自增)

0b10-WRAP(边界环回)

0b11-RESERVED(无效保留)

AWLOCK1M->S锁信号, 支持原子操作
AWCACHE4M->S

内存参数(默认为0):

[0] - Bufferable

[1] - Modifiable

[2] - Other Allocate

[3] - Allocate

AWPROT3M->S访问属性. 可用于保护内存免受意外事务的影响
AWNSE1M->SRME模式非安全扩展位
AWQOS[可选]4M->S事务优先级信号, 默认设置为0x0
AWUSERUSER_REQ_WIDTHM->S扩展的用户自定义信号
AWDOMAIN[可选]2M->S

共享域参数：

0b00 - Non-shareable(不共享)

0b01 - Shareable(内部可共享)

0b10 - Shareable(外部可共享)

0b11 - System(系统域共享)

特别说明：

对于AXI5, 官方建议使用0b10表征共享域

AWSNOOPAWSNOOP_WIDTHM->S写请求操作码

AWSTASHNID

[可选]

11M->S

AWSTASHNIDEN

[可选]

1M->SAWSTASHNID使能信号

AWSTASHLPID

[可选]

5M->S

AWSTASHLPIDEN

[可选]

1M->SAWSTASHLPID使能信号
AWTRACE1M->S跟踪信号
AWLOOPLOOP_W_WIDTHM->S环回信号
AWMMUVALID1M->SMMU限定符信号
AWMMUSECSIDSECSID_WIDTHM->S安全流ID
AWMMUSIDSID_WIDTHM->S流ID
AWMMUSSIDV1M->S子流ID有效信号
AWMMUSSIDSSID_WIDTHM->S子流ID
AWMMUATST1M->S
AWMMUFLOW2M->SSMMU流类型
AWPBHA4M->S
AWNSAID4M->S非安全访问ID
AWSUBSYSIDSUBSYSID_WIDTHM->S子系统ID
AWATOP6M->S原子事务操作码
AWMPAMMPAM_WIDTHM->SMPAM请求信号
AWIDUNQ1M->S唯一ID指示信号
AWCMOAWCMO_WIDTHM->SCMO类型
AWTAGOP2M->S内存标签操作信号

  • write data channel signnal(W)

信号名位宽方向描述
WVALID1M->S写操作: 数据有效信号
WREADY1S->M写操作: 从机ready信号(可写)
WDATADATA_WIDTHM->S写数据
WSTRBDATA_WIDTH/8M->S写数据选通信号
WLAST1M->S最后一帧数据标志信号
WUSERUSER_DATA_WIDTHM->S用户自定义扩展数据
WPOISONDATA_WIDTH/64M->S数据损坏标志信号
WTAGceil(DATA_WIDTH/128)*4M->S内存标签
WTAGUPDATEceil(DATA_WIDTH/128)M->S内存标签更新

  • write response channel signnal(B)

信号名位宽方向描述
BVALID1S->M有效信号
BREADY1M->Sready信号
BIDID_W_WIDTHS->Mwrite channels ID
BRESPBRESP_WIDTHS->M写响应信号
BUSERUSER_RESP_WDITHS->M用户自定义扩展信号
BTRACE1S->M追踪信号
BLOOPLOOP_W_WIDTHS->M环回信号
BBUSY2S->MBusy繁忙信号
BIDUNQ1S->M唯一ID
BCOMP1S->M响应完成信号
BPERSIST1S->M持续响应信号
BTAGMATCH2S->M内存标签匹配响应

02 Read channels(读通道)

read通道被用于read事务、Cache维护操作以及DVM Complete信息的传输request、传输data、传输responses。

  • Read request channel(AR)

信号名位宽方向描述
ARVALID1M->S写有效信号
ARREADY1S->M从机ready信号
ARIDID_W_WIDTHM->S传输通道的事务ID
ARADDRADDR_WIDTHM->S写入地址/突发传输开始地址
ARREGION4M->S域识别符，表征物理内存区域
ARLEN8M->S数据包的长度(total = AWSIZE * AWLEN)
ARSIZE3M->S单个数据包的大小
ARBURST2M->S

突发传输类型:

0b00-FIXED(固定长度)

0b01-INCR(地址和数据自增)

0b10-WRAP(边界环回)

0b11-RESERVED(无效保留)

ARLOCK1M->S锁信号, 支持原子操作
ARCACHE4M->S

内存参数(默认为0):

[0] - Bufferable

[1] - Modifiable

[2] - Other Allocate

[3] - Allocate

ARPROT3M->S访问属性. 可用于保护内存免受意外事务的影响
ARNSE1M->SRME模式非安全扩展位
ARQOS[可选]4M->S事务优先级信号, 默认设置为0x0
ARUSERUSER_REQ_WIDTHM->S扩展的用户自定义信号
ARDOMAIN[可选]2M->S

共享域参数：

0b00 - Non-shareable(不共享)

0b01 - Shareable(内部可共享)

0b10 - Shareable(外部可共享)

0b11 - System(系统域共享)

特别说明：

对于AXI5, 官方建议使用0b10表征共享域

ARSNOOPAWSNOOP_WIDTHM->S写请求操作码
ARTRACE1M->S跟踪信号
ARLOOPLOOP_W_WIDTHM->S环回信号
ARMMUVALID1M->SMMU限定符信号
ARMMUSECSIDSECSID_WIDTHM->S安全流ID
ARMMUSIDSID_WIDTHM->S流ID
ARMMUSSIDV1M->S子流ID有效信号
ARMMUSSIDSSID_WIDTHM->S子流ID
ARMMUATST1M->S
ARMMUFLOW2M->SSMMU流类型
ARPBHA4M->S
ARNSAID4M->S非安全访问ID
ARSUBSYSIDSUBSYSID_WIDTHM->S子系统ID
ARMPAMMPAM_WIDTHM->SMPAM请求信号
ARCHUNKEN1M->S读取数据分块使能信号
ARIDUNQ1M->S唯一ID指示信号
AWTAGOP2M->S内存标签操作信号

  • read data channel(R)

信号名位宽方向描述
RVALID1S->M数据有效信号
RREADY1M->Sready信号
RIDID_R_WIDTHS->Mread channel ID
RDATADATA_WIDTHS->M读数据
RSTRBDATA_WIDTH/8S->M读数据选通信号
RLAST1S->M最后一帧数据标志信号
RUSERUSER_DATA_WIDTHS->M用户自定义扩展数据
RPOISONDATA_WIDTH/64S->M数据损坏标志信号
RTRACE1S->M追踪信号
RLOOPLOOP_R_WIDTHS->M环回信号
RBUSY2S->Mbusy信号
RIDUNQ1S->M唯一ID指示信号
RCHUNKV1S->M读取数据分块使能信号
RCHUNKNUMRCHUNKNUM_WIDTHS->M正在传输的块NUM
RCHUNKSTRBRCHUNKSTRB_WIDTHS->M正在传输的块选通信号
RTAGceil(DATA_WIDTH/128)*4M->S内存标签

03 Snoop channels(Snoop通道)

在AXI总线里面，snoop通道仅仅用于传输DVM信息。

  • Snoop request channel(AC)

信号名位宽方向描述
ACVALID1S->M数据有效信号
ACREADY1M->Sready信号
ACADDRADDR_WIDTHS->MDVM信息有效负载
ACVMIDEXT4S->MDVM信息扩展VMID
ACTRACE1S->M追踪信号

  • Snoop response channel(CR)

信号名位宽方向描述
CRVALID1S->M数据有效信号
CRREADY1M->Sready信号
CRTRACE1S->M追踪信号

04 Interface level signals(接口信号)

interface level信号是独立于通道的。

  • Clock and rest signals

信号名位宽方向描述
ACLK1external全局时钟信号
ARESETn1external全局复位信号

  • Wakeup signals

信号名位宽方向描述
AWAKEUP1M->S读、写通道唤醒信号
ACWAKEUP1S->Msnoop通道唤醒信号

  • Qos Accept signals

Qos Accept signnals被用于指示Subordinate接受的请求的最小QoS值。

信号名位宽方向描述
VAWQOSACCEPT  1S->Mwrite requsts的Qos 接受level
VARQOSACCEPT  1M->Sread requsts的Qos 接受level

  • Coherency Connection signals

Coherency Connection signals被用于控制Manager在AC channel接收DVM信息。

信号名位宽方向描述
SYSCOREQ1S->MCoherency connect request
SYSCOACK1M->SCoherency connect acknowledge

  • Interface control signals

interface control signals 是Manager接口的静态输入，用于配置接口的行为。

信号名位宽方向描述
BROADCASTATOMIC
 		1Tie-off原子操作控制
BROADCASTSHAREABLE
 		1Tie-off共享控制
BROADCASTCACHEMAINT1Tie-off缓存维护控制
BROADCASTCMOPOPA1Tie-off
BROADCASTPERSIST1Tie-off

05 文章总结

本篇推送主要是对AXI总线Write通道、Read通道、Snoop通道、接口信号的相关进行了汇总罗列，文章内容略显枯燥。本篇主要是为了后续对AXI总线(AXI-Full/AXI-Lite)信号理解时对照参考。

参考文档:

《IHI0022J_amba_axi_protocol_spec.pdf》

杰克拉力船长
关注
  • 3
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
【数字IC基础】一文搞懂AXI (Advanced eXtensible Interface) 协议
努力，加油每一天鸭~
02-17 2659
【数字IC基础】一文搞懂AXI (Advanced eXtensible Interface) 协议
AXI总线接口信号描述
03-09
这个文档是有关AXI4总线读写信号和低功耗信号的描述
【CHI协议学习笔记—8.DVM操作】
最新发布
m0_62972188的博客
06-06 1317
主要介绍CHI协议的DVM操作相关的事务流等基础内容，以及DVM的域段及payload
AXI总线信号含义说明
梦 醉了谁的博客
06-16 2368
AXI总线信号含义说明 // Global Clock Signal input wire S_AXI_ACLK, // Global Reset Signal. This Signal is Active LOW input wire S_AXI_ARESETN, // Write address (issued by master, acceped by Slave) input wire [C_S_AXI_ADDR_WIDTH-1 : 0] S_AXI_AWADDR,
AXI总线个人理解笔记-------------（一）接口信号解析
weixin_44502554的博客
08-22 4825
简述了AXI的功能和分类，对AXI的接口进行了大量的详细的解释和答疑。
AXI 接口信号
意大利炮修理师的博客
04-15 605
2. 写地址通道信号。3. 写数据通道信号。4. 写响应通道信号。5. 读地址通道信号。6. 读数据通道信号。7. 低功耗接口信号。
AXI接口信号要求
意大利炮修理师的博客
04-16 915
每个 AXI 组件使用单一的时钟信号，ACLK。所有input信号都在 ACLK 的上升沿被采样。所有output信号的变化必须在 ACLK 的上升沿之后发生。在主设备和从设备接口上，input信号和output信号之间不允许存在组合逻辑路径。
AMBA-AXI总线中文详解
05-11
AXI总线协议包含五个独立的通道：Read Address Channel、Write Address Channel、Read Data Channel、Write Data Channel和Write Response Channel。每个通道都是单向的，且具有VALID和READY握手机制，用于确保数据...
AMBA总线-AXI内容
03-04
根据给定文件的信息，我们可以详细地探讨一下AMBA总线中的AXI协议相关内容。 ### AMBA总线简介 AMBA（Advanced Microcontroller Bus Architecture）总线是由ARM公司开发的一种用于连接和管理微控制器系统内各个...
AMBA-AXI-and-ace-spec amba总线协议
01-16
AXI3引入了分离的读写通道和流水线处理，显著提高了总线性能。而AXI4进一步增强了协议，引入了原子操作、流数据支持和全双工传输能力，使得AXI4在处理大量并发事务时更为高效。 AXI4-Lite是AXI4的一个简化版，适用...
AMBA AXI总线协议中文版
02-17
4. **地址/控制和数据信号的分离**：AXI总线将地址、控制和数据信息分开，这样可以独立处理它们，进一步提高了系统性能。 5. **多层总线结构**：AXI协议支持多种层次的总线结构，包括主设备（master）、从设备...
AMBA总线协议中文版
08-20
AMBA总线协议中的信号可以分为两类：控制信号和数据信号。控制信号用于控制总线的操作，如读写操作、地址信号等。数据信号用于传输数据，如数据总线、地址总线等。 AMBA总线协议还定义了一些常用的时序图惯例，用于...
AXI4-stream 协议学习-接口信号
cc电子世界
05-16 2220
2.1信号列表接口 信号如表2-1所示。有关这些信号的更多信息，请参阅本章的进一步章节。表2-1使用以下参数定义n 信号宽度:以字节为单位的数据总线宽度。 i TID宽度。建议最大长度为8位。 d dtd宽度。建议最大长度为4位。 u TUSER 宽度。推荐位数是接口宽度的整数倍，单位是字节。 2.2传输信号 这一节给出了握手信号的详细信息，并定义了TVALID和TREADY握手信号。 2.2.1握手过程 TVALID和TREADY握手决定信息何时通过接口传递。双向流控制机制使主从双方都
FIFO Generate IP核使用——AXI接口信号详解
u011565038的博客
05-05 734
在AXI协议中，提到的s_axis_tready、s_axi_awready、s_axi_wready、m_axi_bready、s_axi_arready和m_axi_rready是AXI接口中用于指示通道就绪状态的信号。这些信号的值通常表示主设备（Master）或从设备（Slave）是否准备好进行特定的数据传输。
【学习笔记】AXI接口
qq_62239917的博客
04-18 2592
其中，AXI4 是最完整、最全面的版本，它支持大量的高级特性，包括数据一致性、QoS（Quality of Service）、多周期传输、多个地址通道等。AXI4-Lite 则是一个更为简单的版本，它只支持简单的读写操作，适合于对带宽要求不高的设备。总之，AXI 接口是一种高度灵活、可扩展的高速总线接口，能够满足不同的应用需求，是数字系统设计中常用的重要接口之一。AXI 协议包括控制信号、地址信号、数据信号和返回信号等，每个信号的作用和时序都需要进行详细的定义。一个读响应信号，指示读传输的完成状态。
AXI4_Stream入门(2): 接口与信号
F_W_Fish的博客
10-28 502
本文来自自学过程中所记的笔记，可能有不少错漏与胡言乱语，仅供参考，建议主要以ARM官方文件进行参考。原参考文档官网可下载，为了方便各位，我也上传了，需要的自取;链接：https://pan.baidu.com/s/1voHyFmkpGqABcKH8OSF_Ng提取码：izix。
ZYNQ-AXI总线的信号接口要求以及时序关系
Vuko_Coding Zone
04-22 2434
学习内容 学习关于AXI总线的信号接口的具体要求 Single Interface Requirements Clock and Reset 前面也提到了信号和复位的功能，这里对AXI全局时钟（ACLK）和复位信号（ARESETn）做进一步的解释说明。 Clock： 每个AXI组件都要使用时钟信号（ACLK）。 所有的输入信号都在ACLK的上升沿上采样。 所有输出信号的变化必须发生在ACLK上升沿之后。 在主机接口和从机接口上，输入和输出信号之间不能有组合路径。 **Reset：**文：AXI使用一个单
AXI接口简介
m0_58427556的博客
01-02 2518
（1）时钟采用全局时钟，上升沿采样（2）复位信号低电平有效，此时主机的ARVALID,AWVALID和WVALID信号为低电平，从机的RVALID和BVALID为低电平，其他信号可以为任意值（3）握手处理。只有当VALID和READY都为高电平时，信号才可以传输。
amba总线中axi的slave部分,用verilog实现的slave.
01-25
AMBA总线是一种用于系统级芯片设计的总线架构，而AXI（Advanced eXtensible Interface）是AMBA总线标准中的一种协议。AXI协议定义了芯片内部组件之间的通信规范，其中包括slave部分，用于处理外部设备对主芯片的请求。 利用Verilog语言可以实现AXI协议中的slave部分。以下是一个简单的例子： ```verilog module AXISlave ( input wire aclk, // 主时钟信号 input wire aresetn, // 复位信号 input wire awvalid, // 主写地址有效信号 input wire [31:0] awaddr, // 主写地址信号 input wire [2:0] awprot, // 主写访问属性信号 input wire wvalid, // 主写数据有效信号 input wire [31:0] wdata, // 主写数据信号 input wire [3:0] wstrb, // 主写数据有效位信号 input wire bready, // 主写响应就绪信号 output wire awready, // 主写地址就绪信号 output wire wready, // 主写数据就绪信号 output wire bvalid, // 主写响应有效信号 output wire bresp // 主写响应状态信号 ); reg [31:0] memory [0:1023]; // 模拟的存储器，大小为1024字（4KB） reg [31:0] data; // 在slave部分中存储数据 /* 生成主写响应 */ always @(posedge aclk or negedge aresetn) begin if (!aresetn) begin bvalid <= 0; bresp <= 0; end else if (awvalid && wvalid && bready) begin memory[awaddr] <= wdata; bvalid <= 1; bresp <= 0; end else if (awvalid && !bready) begin bvalid <= 0; end end /* 处理主写地址信号 */ always @(posedge aclk or negedge aresetn) begin if (!aresetn) begin awready <= 0; end else if (awvalid && bready) begin awready <= 1; end else if (awvalid && !bready) begin awready <= 0; end end /* 处理主写数据信号 */ always @(posedge aclk or negedge aresetn) begin if (!aresetn) begin wready <= 0; end else if (awvalid && wvalid && bready) begin wready <= 1; end else if (awvalid && wvalid && !bready) begin wready <= 0; end end endmodule ``` 这段代码实现了AXI协议的slave部分，包括接收主写地址、数据等信号，并将写地址和数据存储在模拟的存储器中，并生成相应的主写响应信号。 请注意，这只是一个简单的实现示例，实际的AXI slave模块可能需要更复杂的逻辑来处理各种情况以及其他信号。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

杰克拉力船长

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值