FPGA
文章平均质量分 87
Xilinx和Altera的FPGA知识点内容总结和分享.
杰克拉力船长
一个热爱生活、热爱技术、拒绝内耗的嵌入式工程师。不定期分享技术总结和生活日常。
展开
-
<Xilinx AXI4> AXI4_Full(一)总线说明
AXI4_Full(一)总线说明原创 2023-09-01 08:45:44 · 390 阅读 · 1 评论 -
AXI DMA IP Core(二)IP核接口&编程描述
AXI DMA IP Core(二)IP核接口&编程描述原创 2023-08-28 08:42:27 · 454 阅读 · 0 评论 -
AXI DMA IP Core(一)特性&框架说明
AXI DMA IP Core(一)特性&框架说明原创 2023-08-29 08:45:32 · 448 阅读 · 0 评论 -
<AMBA总线篇> AXI总线通道信号说明
AMBA AXI总线通道信号说明原创 2023-08-25 09:39:31 · 789 阅读 · 0 评论 -
<XILINX> AXI4-Lite(三) Master接口时序分析
<XILINX> AXI4-Lite(三) Master接口时序分析原创 2023-08-31 09:27:39 · 452 阅读 · 2 评论 -
<XILINX> AXI4-Lite(一) 总线介绍
<XILINX> AXI4-Lite(一) 总线介绍原创 2023-08-29 08:46:45 · 321 阅读 · 0 评论 -
<XILINX> AXI4-Lite(二) Slave接口时序分析
<XILINX> AXI4-Lite(二) Slave接口时序分析原创 2023-08-31 08:51:43 · 401 阅读 · 0 评论 -
<XILINX> AXI4总线介绍
AXI4总线介绍原创 2023-08-26 11:09:01 · 201 阅读 · 1 评论 -
<AMBA总线篇> AXI总线协议介绍
AMBA AXI总线协议介绍原创 2023-08-25 09:38:44 · 672 阅读 · 0 评论 -
Ultrascale+ ZYNQ UART(二) 接收不定长数据实例
Ultrascale+ ZYNQ UART(二) 接收不定长数据实例原创 2023-08-22 14:37:34 · 792 阅读 · 6 评论 -
Ultrascale+ ZYNQ UART(一)Controller介绍
Ultrascale+ ZYNQ UART(一)Controller介绍原创 2023-08-26 11:06:52 · 184 阅读 · 0 评论 -
Ultrascale+ ZYNQ 固化QSPI(四) 使用批处理脚本命令
Ultrascale+ ZYNQ 固化QSPI(四) 使用批处理脚本命令原创 2023-08-23 09:11:59 · 337 阅读 · 1 评论 -
Ultrascale+ ZYNQ 固化QSPI(三) 使用Vivado软件固化
Ultrascale+ ZYNQ 固化QSPI(三) 使用Vivado软件固化原创 2023-08-23 08:59:54 · 812 阅读 · 0 评论 -
Ultrascale+ ZYNQ 固化QSPI(二) 使用Vitis软件固化
Ultrascale+ ZYNQ 固化QSPI(二) 使用Vitis软件固化原创 2023-08-22 08:43:06 · 690 阅读 · 1 评论 -
Ultrascale+ ZYNQ 固化QSPI(一) 生成烧录所需文件
Ultrascale+ ZYNQ 固化(一) 生成烧录QSPI的文件原创 2023-08-22 08:42:22 · 930 阅读 · 0 评论 -
<Verilog> 语法技巧:数据位操作
<Verilog> 数据位操作:移位、位拼接、动态/静态位截取原创 2023-08-14 16:40:45 · 3369 阅读 · 0 评论 -
[VIVADO] 集成逻辑分析仪(ILA)的4种使用方法
[VIVADO] 集成逻辑分析仪(ILA)的4种使用方法原创 2023-08-11 11:00:17 · 5498 阅读 · 1 评论 -
<XILINX> FPGA远程调试方法(二)Vitis篇
<XILINX> FPGA远程调试方法(二)Vitis篇原创 2023-05-20 15:35:53 · 1254 阅读 · 0 评论 -
<XILINX> FPGA远程调试方法(一)Vivado篇
<XILINX> FPGA远程调试方法(一)Vivado篇原创 2023-05-19 19:00:54 · 1888 阅读 · 0 评论