AXI DMA IP Core（二）IP核接口&编程描述

最新推荐文章于 2024-03-15 15:51:59 发布
最新推荐文章于 2024-03-15 15:51:59 发布
阅读量376 收藏 2
点赞数 1
分类专栏： FPGA 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_38288325/article/details/132497437
版权

目录

01 系统连接

AXI DMA系统连接

02 接口描述

Clocking接口

时钟输入接口

复位接口

03 编程思路

Direct Register Mode(Simple DMA)

Scatter/Gather Mode

Cyclic DMA Mode

04 文章总结

大家好，这里是程序员杰克。一名平平无奇的嵌入式软件工程师。

上一篇推送中对AXI DMA的功能特性、引脚信号、寄存器进行了说明，本篇推送主要是对AXI DMA的连接使用、时钟信号、编程步骤进行说明。如需要更详细深入地了解，建议详看Xilinx官方文档《PG021_axi_dma.pdf》。

01 系统连接

AXI DMA系统连接

  • MicroBlaze(软核)系统连接框图如下：

图片

模块说明
①微处理器MicroBlaze是Xilinx的软核，使用ZYNQ芯片的硬核连接时，连接的方式是一致的。
②内存DDRx内存控制器，DMA通过AXI总线对内存进行寻址和读写数据。
③DMAAXI DMA IP核。
④ETH流设备AXI Ethernet外设，通过AXI-Stream总线与DMA进行数据交互。

特别说明：

在微处理器、内存、AXI DMA之间的通信总线是AXI总线，其是基于memory-mapped(内存映射)方式，即控制操作是通过读写寄存器进行控制的；

而AXI DMA是通过AXI-Stream总线与其他的流外设进行通信；对于AXI、AXI-Lite、AXI-Stream总线的总结介绍后续会有推送；

02 接口描述

Clocking接口

  • 时钟输入接口

接口信号说明
m_axi_mm2s_aclkMM2S接口时钟
m_axi_s2mm_aclkS2MM接口时钟
s_axi_lite_aclkAXI Lite接口时钟
m_axi_sg_clkScatter Gather接口时钟

  • 时钟模式

模式

说明
asynchronous
(异步模式)		在异步模式下，其允许数据路径运行在更高的时钟频率(比DMA的任何时钟高)，有助于FPGA的placement和timing
synchronous
(同步模式)		在同步模式下，所有的逻辑都在同一个时钟域中运行。m_axi_mm2s_aclk、m_axi_s2mm_aclk、m_axi_sg_clk必须连接到同一个时钟源；s_axi_lite_aclk可以与其他一样连接或者连接低于其他频率的时钟

异步模式下Core信号与时钟域的关系如下：

图片

复位接口

对于AXI DMA Core而言，axi_resetn复位同步于s_axi_lite_aclk，并且信号的低电平至少维持16个时钟脉冲(s_axi_lite_aclk)。

03 编程思路

Direct Register Mode(Simple DMA)

Simple DMA模式提供了一个消耗较少的资源、通过MM2S和S2MM通道进行数据传输的DMA方式。传输通过读写DMACR、Source Address、Destination Address以及Length寄存器进行控制。通过S2MM通道进行DMA操作如下表所示：

操作通道实现描述

S2MM[接收]

(从机->主机)

  1. 使能S2MM通道。通过将S2MM_DMACR寄存器的RS位写1来使能通道；

  2. 开启S2MM中断。对S2MM_DMACR寄存器的IOC_irqEn位、Err_IrqEn位写1开启完成中断、错误中断；

  3. 向目标地址寄存器写入目标地址。当地址空间小于32位寻址时，向S2MM_DA寄存器写入地址；否则向S2MM_DA MSB寄存器写入地址；

  4. 对齐数据字节宽度。主要是对齐流传输的数据宽度；

  5. 向S2MM_LENGTH寄存器写入要接收的字节数；

MM2S[发送]

(主机->从机)

  1. 使能MM2S通道。通过将MM2S_DMACR寄存器的RS位写1来使能通道；

  2. 开启MM2S中断。对MM2S_DMACR寄存器的IOC_IrqEn位、Err_IrqEn位写1开启完成中断、错误中断；

  3. 向源地址寄存器写入源地址。当地址空间小于32位寻址时，向MM2S_SA寄存器写入地址；否则向MM2S_SA MSB寄存器写入地址；

  4. 向MM2S_LENGTH寄存器写入要传输的字节数；

特别说明：

其他步骤的顺序可以不一致，MM2S_LENGTH寄存器的写入操作必须是最后执行。

Scatter/Gather Mode

AXI DMA操作需要memory-resident(内存常驻)数据结构来维持DMA操作的实现以及信息的记录，该数据结构就是Descriptor(描述符)。

每个Descriptor有一个指针，指针指向下一个描述符，即组成了Descriptor Chain(描述符链表)。

SG模式通过描述符以及其组成的链表来维持DMA执行、信息记录等操作的实现。通过Descriptor进行DMA操作如下表所示：

操作通道描述

MM2S[发送]

(主机->从机)

  1.  向Current Descriptor寄存器写入start descriptor的地址；

  2. 使能MM2S通道。通过将MM2S_DMACR寄存器的RS位写1来使能通道；

  3. 开启MM2S中断。对MM2S_DMACR寄存器的IOC_IrqEn位、Err_IrqEn位写1开启完成中断、错误中断；

  4. 向Tail Descriptor寄存器写入一个有效的地址；Tail Descriptor写入地址后，会触发DMA从内存获取descriptors；

  5. 读取的descriptors会被执行，数据从memory中被读取，然后通过MM2S stream 通道输出；

S2MM[接收]

(从机->主机)

  1.  向Current Descriptor寄存器写入start descriptor的地址；

  2. 使能S2MM通道。通过将S2MM_DMACR寄存器的RS位写1来使能通道；

  3. 开启S2MM中断。对S2MM_DMACR寄存器的IOC_irqEn位、Err_IrqEn位写1开启完成中断、错误中断；

  4. 向Tail Descriptor寄存器写入一个有效的地址；Tail Descriptor写入地址后，会触发DMA从内存获取descriptors；

  5. 读取的descriptors会被执行，数据通过S2MM Stram通道读入，然后写入到memory中；

Cyclic DMA Mode

AXI DMA可以运行在Cyclic模式，将Tail Descriptor的指针指向Start Descriptor，即组成了循环模式。在循环模式下，DMA不间断地获取和处理Descriptor Chain的内容。跟Scatter/Gather模式不同，向Tail Descriptor寄存器写入地址时仅仅是启动DMA传输。当DMA执行到Tail Descriptor时不会停止，而是跳转回Start Descriptor继续执行。模型如下所示：

图片

04 文章总结

对于开发者而言，要深入了解该IP核的具体内容，还得是啃官方的参考文档部分内容。

参考文档：

《PG021_axi_dma.pdf》

杰克拉力船长
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
AXI DMA测试
OpenFPGA的博客
11-25 3120
​AXI DMA测试 增加一个AXIDMA章节，这部分内容是很多例程的基础，难度不大但是也不小，需要彻底理解整个运行机制。               图4‑61 测试框图   处理器通过M_AXI_GP0接口和AXI_DMA通信，以设置、启动和监控数据传输。数据传输通过S_AXI_HP0接口。整个过程如下： PS 端 ARM 将数据发送给 DDR。 PS 控制 DMA，使 DMA 通过数据通道读取 DDR 中的数据； DMA 将读取到的数据传给 FIFO。 FIFO 将数据传输给 DMA； PS 控.
Xilinx官方AXI DMA技术文档（PG021）
04-25
Xilinx官方AXI DMA技术文档，从事ZYNQ的DMA开发必备。
pg021_axi_dma.pdf
02-07
VIVADO官方IP核AXI DMA数据手册
【教程】Xilinx FPGA里面的AXI DMA IP核的简单用法（以读写Floating-point IP核数据为例）
热门推荐
ZLK1214的专栏
01-25 1万+
在FPGA里面，AXI DMA这个IP核的主要作用，就是在Verilog语言和C语言之间传输大批量的数据，使用的通信协议为AXI4-Stream。 Xilinx很多IP核都是基于AXI4-Stream协议的，例如浮点数Floating-point IP核，以及以太网Tri Mode Ethernet MAC IP核。要想将Verilog层面的数据搬运到C语言里面处理，就要使用DMA IP核。 本文以浮点数Floating-point IP核将定点数转换为浮点数为例，详细讲解AXI DMA IP核的使用方法。
AXI DMA IP核使用方法
weixin_63989952的博客
03-15 545
将PL端数据通过AXI DMA上传至PS端，输入数据为axi stream接口。AXIS_MM2S: axi stream 内存到外设，无需地址（对外写）;AXIS_S2MM: axi stream 外设到内存，无需地址（对外读）;AXI_MM2S/AXI_S2MM: DDR内存映射总线，用于访问DDR，需要地址。写通道对应S_AXIS_S2MM / M_AXI_S2MM，由外设往内存写数据；读通道对应M_AXI_MM2S / M_AXIS_MM2S，由内存往外设读数据；
【【萌新的SOC学习之AXI DMA环路测试介绍】】
weixin_50965981的博客
10-13 629
萌新的SOC学习之AXI DMA环路测试介绍
ZYNQ学习笔记——15_AXI_DMA
www_haha__的博客
07-22 1081
AXI DMA简介​ 概述​ AXI DMA：AXI Direct Memory Access 直接内存访问​ AXI MDA 为内存和AXI4—Stream 外设之间提供了高带宽的直接内存访问​ 其可选的S/G功能可以将CPU从数据搬运任务中解放出来。​ AXI DMA 通过AXI4—Lite接口对寄存器做一些配置和获取。​ MM2S：MemoryMap to Stream ,存储器映射（AXI4—Full）到 AXI4—Stream。
ZedBoard的AXI DMA收发独立双线程linux应用程序
06-02
ZedBoard的AXI DMA收发独立双线程linux应用程序！有别于之前官方或者其它提供的单次发单次收。该代码包含速度测试，实测传输速率可以达到274MB/s。
AXI-DMA
做有挑战的事
06-26 6001
AXI-DMA相关简介
PS与PL通信（AXI DMA）
hongmao6的博客
12-04 9156
目录 1.1 概述 1.2 KU085的设计 1.3 7Z020的设计 1.3.1 PS侧 1.3.2 PL侧 1.3.3 中断表： 1.3.4 AXI_DMA配置： 1.4 软件调试 1.4.1 需要软件 1.4.2 软件使用 1.4.3 调试结果 1.5 源码 1.5.1 设备树 1.5.2 axidma_test.c 1.1 概述 平台使用zynq7020，数据流程，PS通过PL侧 AXI DMA访问KU085采集的数据，该数据存储在PL里面的硬盘中。最后将PS..
AXI DMA学习
marchoftime1的博客
09-17 4457
AXI总线协议 （一）、概述 AXI（高性能扩展总线接口，Advanced eXtensible Interface）是ARM AMBA单片机总线系列中的一个协议，是计划用于高性能、高主频的系统设计的。AXI协议是被优化用于通过使用Xilinx进行的相应的开发来做FPGA实现，它被用作FPGA设计的IP核之间的一种通信方式。 关键特性 1、地址/控制阶段和数据阶段是分开的，即master（主机）和slave（从机）之间有专门的地址/控制通道，还有专门的数据通道。 2、有字节闸来实现对非...
Zynq学习之使用AXI_DMA (使用Scatter_Gather Mode）.rar
03-15
Zynq中使用AXI_DMA，使用SG模式。DMA向FIFO1中写入数据，PL从FIFO1中读出数据；PL向FIFO2中写入数据，当写入完成后。开发环境：Vivado 2018.3 开发板：黑金AX7010。
fpga axi-can ip核数据手册
06-07
fpga axi-can ip核数据手册
xilinx_axidma-master.rar_ZYNQ7000_axidma_chrdev_axidma测试_xilinx
07-15
zynq7000的AXI4S-DMA的驱动及测试程序
xilinx-axidma 驱动模块 petalinux2020
10-19
xilinx-axidma petalinux2020，使用说明参见《xilinx_axidma 驱动移植与使用》 包含测试例程hello_dma
VIVADO中UART IP核使用
最新发布
05-21
VIVADO中UART IP核 使用的是AXI-lite通信协议，外部接口分别为RX、TX以及Interrupt。该工程中使用了UART IP核，并且写了AXI-Lite mater部分代码实现UART IP核通信，在tb文件中写了UART rtl代码，可实现IP核与代码...
AXI DMA简介
q1594的博客
07-04 3732
  DMA（Direct Memory Access）是直接内存访问，指不依赖CPU,完成数据搬运。一般运用在嵌入式软件开发，FPGA中一般不用。   DMAC是PS端的集成硬核，AXI DMA是PL端的软核。   DMA为内存和AXI4-Stream外设之间提供了高带宽的直接内存访问。其可选的S/G功能可以直接将CPU从数据搬运任务重解放出来。   AXI DMA通过AXI4-Lite接口对寄存器做一些配置和获取状态。   MM2S：MemoryMap to Stream 存储器映射（AXI4-Full）
AXI_lite总线配置JESD204 IP核
QUACK_G的博客
07-02 4807
JESD204在进行使用前需要利用AXI总线对其进行配置后，IP核才能正常工作下面利用Verilog代码通过状态机配置其寄存器。下面介绍如何利用AXI总线配置JESD204 IP核
axi dma ip核
10-20
AXI DMA IP核是一种高带宽DMA控制器，用于在AXI4 Memory Mapped和AXI4 Stream IP之间传输数据。它可以通过配置寄存器来实现不同的传输模式和参数设置，例如传输方向、传输长度、传输地址等。在ZYNQ处理器系统中，有两种DMA可供选择，一种是集成在PS中的硬核DMA，另一种是PL中使用的软核AXI DMA IP。使用AXI DMA IP核可以提高数据传输效率，减少CPU的负担，从而提高系统性能。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

杰克拉力船长

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值