＜XILINX＞ AXI4-Lite(一) 总线介绍

最新推荐文章于 2024-06-09 08:34:02 发布
最新推荐文章于 2024-06-09 08:34:02 发布
阅读量316 收藏 1
点赞数 2
分类专栏： FPGA 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_38288325/article/details/132407912
版权

目录

01 AXI4_Lite介绍

AXI_Lite接口信号

02 AXI4_Lite读写事务接口说明

写事务(Write transaction)

AXI4-Lite_master写事务逻辑信号

AXI4-Lite_slave写事务逻辑信号

读事务(Read transaction)

AXI4-Lite_master读事务逻辑信号

AXI4-Lite_slave读事务逻辑信号

03 文章总结

大家好，这里是程序员杰克。一名平平无奇的嵌入式软件工程师。

上一篇主要是对Xilinx 官方对AXI协议的一些内容描述进行了介绍，本篇开始，AXI4的三种总线的时序以及相关特性进行总结分享。本篇结合Xilinx提供的模板对AXI4_Lite总线进行总结。

下面正式进入本章推送的内容。

01 AXI4_Lite介绍

AXI4_Lite总线协议是轻量化的AXI4总线，最关键的特性如下：

  • 不支持突发传输(burst length为1)
  • 仅支持32bit/64bit的数据位宽传输
  • 所有的访问都是不可修改、不可缓存
  • 不支持独占访问
  • 适用于寄存器简单的访问场合

AXI_Lite接口信号

AXI4-Lite总线有5个独立的通道：读地址通道、写地址通道、读数据通道、写数据通道、写响应通道；各通道的接口信号如下图所示：

图片

特别说明：

对于5个通道而言，每个通道的信号是独立的。即是写地址、写数据、读数据等通道时可以同时进行的。一定要理解"独立"这个词，对于后续理解/编写时序特别重要。

02 AXI4_Lite读写事务接口说明

对于AXI4、AXI4-Lite而言，关键是地址和数据。对于地址和数据有效而言，取决于各通道的握手机制(xVALID、xREADY)，以此为依据对时序进行分析。

写事务(Write transaction)

对于Xilinx官方提供AXI4_Lite总线模板，一次写传输事务逻辑如下：

  • Master将AWVALID、WVALID、BREADY置有效，等待握手和响应
  • Slave检测到AWVALID、WVALID信号同时有效时获取AWADDR，在下一个时钟上升沿将AWREADY、WREADY置有效，同时数据开始传输
  • Slave返回BRESP响应信息以及BVALID置有效

以下按照AXI4-Lite_master、AXI4-Lite_slave的顺序对AXI_Lite的逻辑实现进行说明，写事务逻辑仿真如下图：

图片

  • AXI4-Lite_master写事务逻辑信号

AXI4-Lite_master控制的信号如下表：

信号所属通道说明
AWVALID写地址通道地址有效信号
AWADDR写地址
AWPROT写保护类型，表示一次传输的特权、安全等级
WVALID写数据通道写有效信号
WDATA写数据(32bit/64bit)
WSTRBWDATA字节有效信号
BREADY写响应通道Ready信号，表明主机可以接收写响应信号

  • AXI4-Lite_slave写事务逻辑信号

AXI4-Lite_slave控制的信号如下表：

信号所属通道说明
AWREADY写地址通道地址有效信号
WREADY写数据通道写有效信号
BVALID写响应通道Ready信号，表明主机可以接收写响应信号
BRESP写响应，表明写传输的状态

读事务(Read transaction)

对于Xilinx官方提供AXI4_Lite总线模板，读事务逻辑仿真如下图：

图片

  • AXI4-Lite_master读事务逻辑信号

AXI4-Lite_master控制的信号如下表：

信号所属通道说明
ARVALID读地址通道地址有效信号
ARADDR读地址
ARPROT保护类型，表示一次传输的特权、安全等级
RREADY读数据通道读READY信号，表明主机可以接收从机返回的数据

  • AXI4-Lite_slave读事务逻辑信号

AXI4-Lite_slave控制的信号如下表：

ARREADY读地址通道可读信号
RVALID读地址通道读有效信号
RDATA读数据通道读数据(32bit/64bit)
RRESP读响应，表明读传输的状态

03 文章总结

鉴于公众号文章篇幅不宜过长，本文仅是对AXI_Lite的特性以及读写事务的接口进行说明，AXI_lite模板(master/slave)代码的分析便只能在下一篇推送进行分享。

参考文档:

《ug761_axi_reference_guide.pdf》

《UG1037-Vivado-AXI Reference Guide.pdf》

《IHI0022E_amba_axi_and_ace_protocol_spec.pdf》

杰克拉力船长
关注
  • 2
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
详解AXI4-Lite接口（1）--什么是AXI4-Lite接口
孤独的单刀
11-24 1万+
通过本文您会学到：什么是AXI-Lite接口？
AXI4_Lite_master_slave源码对应分析
06-08
文档中将一个AXI4-Lite从机和一个AXI4-Lite主机结合起来，并利用vivado自带的仿真工具进行仿真。
【FPGA】 xilinx vivado中AXI4通信协议详解
weixin_42370509的博客
03-29 3236
AXI是ARM 1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。AXI 4总线和别的总线一样，都用来传输bits信息 (包含了数据或者地址)。AXI4总线有三种类型，分别是AXI4、AXI4-Lite、AXI4-StreamAXI4：主要面向高性能地址映射通信的需求，支持突发传输；AXI4-Lite：是一个简单地吞吐量地址映射性通信总线，不支持突发传输；
AXI Quad SPI IP核AXI4-Lite接口的部分操作指南
最新发布
u011565038的博客
06-09 1022
AXI Quad SPI IP核AXI4-Lite接口的部分操作指南
AXI4总线--AXI4-Lite篇
HHH的博客
05-16 1960
写在前面         AXI4-Lite总线可以说是AXI4-Full总线的简化版，仅支持突发长度为1的事务传输。在学习AXI4-Lite总线时，建议先了解AXI4-Full总线，本文也注重介绍两者的差异。         AXI 表示 Advanc...
开发者分享 | AXI 基础第 5 讲-Vitis HLS 中的 AXI4-Lite 简介-上
OpenFPGA的博客
07-08 524
点击“蓝字”关注我们您是否想创建自己带有 AXI4-Lite 接口的 IP 却感觉无从着手？本文将为您讲解有关如何在 Vitis HLS 中使用 C 语言代码创建 AXI4-Lite 接口的基础知识。在本教程中，我们将来聊一聊有关如何在 Vitis HLS 中使用 AXI4-Lite 接口创建定制 IP 的基础知识。如果您是 AXI 初学者，并且想要熟悉一下相关的基本术...
AXI4_lite协议详解
热门推荐
guoweilkd的博客
10-11 1万+
AXI4-lite协议介绍 AXI4-lite是AXI4-full的简化版。用于简单、低吞吐量的内存映射通信。主要用于内核和外设寄存器之间的通信。功能类似STM32中外设与CPU之间的通信时使用的协议，比如当访问串口的数据寄存器时，只访问四个字节的数据，所以使用AXI4-lite就特别合适。再比如，在PL写一个用于PS端操作的外设时，其外设寄存器一般通过AXI4-lite总线和PS交互。 AXI4...
AXI4-Lite协议详解
徐大康的博客
08-01 1万+
本文介绍了AXI4-Lite协议的接口信号，包括信号的源、位宽、默认值与功能描述。
52-Vivado AXI4-Lite 总线设计.7z
03-31
Vivado AXI4-Lite总线设计是FPGA开发中的一个重要环节，它涉及到了硬件描述语言Verilog HDL和FPGA的系统级接口规范。AXI4-Lite是Advanced eXtensible Interface (AXI)协议的一个轻量级版本，主要用于简单的控制和...
xilinx xadc IP核 axi4-lite 总线接口驱动逻辑
07-31
内容概要：通过AXI4-Lite 接口获取XADC 寄存器信息，获取周期可配置，不依赖与MB 即可获取硬件温度电压信息 适合人群：具有一定工程应用经验的XILINX FPGA工程师 能学到什么：1、XADC 寄存器控制信息 2、AXI4-lite ...
xilinx-axidma-master
06-29
《Xilinx AXI DMA 深度解析与应用实践》 在数字系统设计领域，Xilinx公司的FPGA（Field-Programmable Gate Array）和Zynq SoC平台因其高性能和灵活性而广受青睐。在这些平台中，AXI（Advanced eXtensible Interface...
AXI4_Lite_master源码分析
06-08
AXI4_Lite_master源码分析 AXI4_Lite_master源码分析 AXI4_Lite_master源码分析 AXI4_Lite_master源码分析
详解ZYNQ里AXI4&AXI4;-Lite&AXI4;-Stream协议
10-28
详解ZYNQ里AXI4&AXI4;-Lite&AXI4;-Stream协议，非常详细的资料
PCIe to AXI4-Lite Bridge.rar
12-30
5. **IP核使用**：介绍Xilinx的PCIe和AXI4-Lite IP核，如何在Xilinx的Vivado或其他设计工具中集成和配置这些IP。 6. **系统级考虑**：讨论桥接对系统设计的影响，如时序约束、中断处理和错误管理。 7. **测试与...
xapp1286_pcie_axi4_lite_bridge_PCIeaxi4_Xilinx_axi4_pcie_Bridge_
09-30
Xilinx公司的FPGA解决方案中，提供了一种名为“PCIe AXI4-Lite Bridge”的设计，它是一个硬件层面上的转换模块，实现了PCIe协议与AXI4-Lite协议之间的转换。该桥接器通常由以下几部分组成： 1. **PCIe端处理**：这...
AXI4协议之AXI4-Lite接口详解及实战
高阶近似的博客
03-25 7346
本文首先对AXI4总线协议进行了一个简单的介绍，然后使用vivado提供的模板创建了一个AXI4-Lite Master的接口，并生成了一个具有Master和Slave的代码实例，阅读该示例代码，进行修改后用于自己的项目。
详解AXI4-Lite接口（3）--AXI4-Lite接口IP源码仿真及分析（Master接口）
孤独的单刀
11-25 4902
通过本文您会学到：1、了解AXI4-Lite_Master接口的逻辑实现；2、加深Xilinx IP、仿真工具的使用；3、提高阅读时序图的能力。
axi4协议的乱序_AXI4_Lite总线协议
weixin_27017211的博客
01-10 304
AXI4 lite 是AXI协议的简化版，适合于寄存器类型接口的控制，而这种简单的设计并不需要全功能的AXI协议的支持，此时使用AXI4 lite协议，比较方便，而且可以简化设计、节省资源。对于AXI4-Lite而言：所有事务的burst均为1，数据总线的宽度只能为32bit或者64bit，其他的很多特性也做了简化。 对应的信号列表：由于是简化版的协议，对比AXI的信号列表可知，很多信号都被省略。...
开发者分享 | AXI 基础第 2 讲-使用AXI VIP 对 AXI4-Lite 主 (Master) 接口进行仿真
OpenFPGA的博客
07-08 1128
点击“蓝字”关注我们在这篇新博文中，我们来聊一聊如何将 AXI VIP 添加到 Vivado 工程中，并对 AXI4-Lite 接口进行仿真。随后，我们将在仿真波形窗口中讲解用于AXI4-Lite 传输事务的信号。使用 AXI VIP 作为 AXI4-Lite 主接口（教程）下载设计文件（本文后附） 打开 Vivado 2019.2。在 Tcl 控制台中，使用 ...
写一个Xilinx 的AXI4-Lite 接口的 SPI控制器
05-22
以下是一个简单的基于Xilinx AXI4-Lite接口的SPI控制器的Verilog代码： ```verilog module axi_spi_controller ( input wire clk, input wire rst, input wire [31:0] axi_awaddr, input wire [2:0] axi_awprot, input wire axi_awvalid, output reg axi_awready, input wire [31:0] axi_wdata, input wire [3:0] axi_wstrb, input wire axi_wvalid, output reg axi_wready, output reg [31:0] axi_bresp, output reg axi_bvalid, input wire axi_bready, input wire [31:0] axi_araddr, input wire [2:0] axi_arprot, input wire axi_arvalid, output reg axi_arready, output reg [31:0] axi_rdata, output reg [1:0] axi_rresp, output reg axi_rvalid, input wire axi_rready, output reg spi_cs, output reg spi_clk, output reg spi_mosi, input wire spi_miso ); // AXI4-Lite read/write registers reg [31:0] control_reg; reg [31:0] status_reg; reg [31:0] data_reg; // SPI controller state machine reg [3:0] spi_state; localparam IDLE = 4'b0000; localparam WRITE = 4'b0001; localparam READ = 4'b0010; // SPI controller shift register reg [7:0] spi_shift_reg; reg [3:0] spi_shift_count; // AXI4-Lite read/write logic always @(posedge clk) begin if (rst) begin axi_awready <= 1'b0; axi_wready <= 1'b0; axi_bresp <= 2'b00; axi_bvalid <= 1'b0; axi_arready <= 1'b0; axi_rdata <= 32'h0; axi_rresp <= 2'b00; axi_rvalid <= 1'b0; end else begin // Write address if (axi_awvalid && !axi_awready) begin axi_awready <= 1'b1; axi_wready <= 1'b1; control_reg <= axi_wdata; end else if (axi_wvalid && !axi_wready) begin axi_wready <= 1'b1; case (axi_awaddr[1:0]) 2'b00: data_reg[7:0] <= axi_wdata[7:0]; 2'b01: data_reg[15:8] <= axi_wdata[7:0]; 2'b10: data_reg[23:16] <= axi_wdata[7:0]; 2'b11: data_reg[31:24] <= axi_wdata[7:0]; endcase end else if (axi_wvalid && axi_wready) begin axi_wready <= 1'b0; axi_bresp <= 2'b00; axi_bvalid <= 1'b1; end else begin axi_awready <= 1'b0; axi_wready <= 1'b0; axi_bresp <= 2'b00; axi_bvalid <= 1'b0; end // Read address if (axi_arvalid && !axi_arready) begin axi_arready <= 1'b1; case (axi_araddr[1:0]) 2'b00: axi_rdata <= control_reg; 2'b01: axi_rdata <= status_reg; 2'b10: axi_rdata <= data_reg; 2'b11: axi_rdata <= 32'h0; endcase axi_rresp <= 2'b00; axi_rvalid <= 1'b1; end else if (axi_rvalid && !axi_rready) begin axi_rvalid <= 1'b0; end else if (!axi_arvalid) begin axi_arready <= 1'b0; end end end // SPI controller state machine logic always @(posedge clk) begin if (rst) begin spi_cs <= 1'b1; spi_clk <= 1'b0; spi_mosi <= 1'b0; spi_state <= IDLE; spi_shift_reg <= 8'h0; spi_shift_count <= 4'h0; end else begin case (spi_state) IDLE: begin spi_cs <= 1'b1; spi_clk <= 1'b0; if (control_reg[0]) begin spi_state <= WRITE; spi_shift_reg <= data_reg[7:0]; spi_shift_count <= 4'h8; spi_cs <= 1'b0; end else if (control_reg[1]) begin spi_state <= READ; spi_shift_reg <= 8'h0; spi_shift_count <= 4'h0; spi_cs <= 1'b0; end end WRITE: begin spi_cs <= 1'b0; spi_clk <= ~spi_clk; if (spi_clk) begin spi_mosi <= spi_shift_reg[7]; spi_shift_reg <= {spi_shift_reg[6:0], 1'b0}; spi_shift_count <= spi_shift_count - 1; end if (!spi_clk && spi_shift_count == 0) begin spi_state <= IDLE; spi_cs <= 1'b1; end end READ: begin spi_cs <= 1'b0; spi_clk <= ~spi_clk; if (spi_clk) begin spi_shift_reg <= {spi_shift_reg[6:0], spi_miso}; spi_shift_count <= spi_shift_count + 1; end if (!spi_clk && spi_shift_count == 8) begin spi_state <= IDLE; spi_cs <= 1'b1; status_reg <= {24'h0, spi_shift_reg[7:0]}; end end endcase end end endmodule ``` 这个控制器将AXI4-Lite接口与SPI总线接口连接起来，并且支持读写控制寄存器和数据寄存器，可以进行SPI读写操作。在这个实现中，控制器的状态机负责管理SPI操作，包括写操作和读操作。 需要注意的是，这个实现只是一个简单的例子，可能需要根据具体的设计需求进行修改和扩展。在实际的设计中，还需要考虑时序约束、接口协议等方面的细节。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

杰克拉力船长

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值