![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
ANSYS仿真
文章平均质量分 81
戒了你的狂
这个作者很懒,什么都没留下…
展开
-
ANSYS_Q3D仿真激光发射的寄生电感
寄生电感在谐振式电容放电激光驱动电路中扮演了非常重要的角色,想要光脉宽做的更窄,我就要减小放电回路的寄生电感,尤其是在几个ns的光脉宽时,寄生电感变化一点都会产生很大的影响。原创 2022-11-25 16:28:42 · 3425 阅读 · 0 评论 -
ANSYS_Designer仿真串扰
1、边沿RT的大小对串扰的影响仿真电路如下图所示:V1为V_Pulse电压源,设置如图所示:A4为耦合微带线这里一定要设置为9.6mil,因为介质厚度我设置的是4.8mil,如果没阻抗匹配会在串扰的基础上增加信号的反射,得出的串扰波形可能就是这样的了,所以设置线宽的时候一定要根据介质厚度来做阻抗匹配。计算饱和长度在ansys菜单下添加边沿扫描点,0.2ns 0.7ns 1.2ns 1.7ns近端串扰波形:我们耦合长度设置的为1000mil,不同边沿的饱和长度为:0.2ns*3365.75=673.15mil原创 2022-12-07 19:59:13 · 1531 阅读 · 0 评论 -
Ansys SIwave仿真阻抗与串扰
用Ansys SIware的Impedance Scan功能可以快速的对layout的阻抗仿真,给出走线各部分的阻抗大小,可以一目了然的看出阻抗的控制情况。下图为阻抗仿真的结果,从图中可以看出走线不同的颜色大小表示阻抗的大小,左侧为阻抗的参考图例,我们也可以鼠标点各段走线来获取精确的阻抗大小。放大BGA器件这里,可以看出扇出过孔的位置由于线宽的限制,线的宽度比较小,所以阻抗会偏大一些,有80Ω左右,造成阻抗的不连续,那就要尽量减小这个窄线宽的长度。原创 2024-03-19 18:01:33 · 991 阅读 · 0 评论 -
Ansys仿真TDR
打开Ansys的TDR电路例程,单端电路和TDR源的设置如下图所示,被测的DUT为4段传输线和一个电容,一个电感。TDR测的结果如下:信号到负载电容的时间为1.5ns,然后在容性负载产生发射,又经过1.5ns给到TDR测试源,所以在3ns处看到容性负载的反射,然后又经过3ns的50R传输线到55R的传输线,所以在9ns(4.5ns *2)时,TDR测到55R传输线的阻抗变化,后面以此类推。原创 2023-05-19 17:56:35 · 1968 阅读 · 0 评论 -
Ansys仿真寄生参数对信号反射的影响
短桩线在PCB走线时会经常遇到,这个桩线会对信号的传输产生反射,那么桩线的长度和信号反射的关系可以仿真看一下,电路如下图所示,下图中,我们设置信号源的上升下降时间为0.8ns,桩线的长度也就是传输的时延我们设置为0.8ns,0.16ns,0.32ns,上升或者下降的时间10%,20%,40%,对比信号的反射情况。PCB走线经过过孔换层的时候就就会有寄生电容产生,容性的负载对反射的影响电路如下图所示,通过改变容性负载的容值看信号的反射情况,分别设置容性负载的容值为1pF,2pF,4pF,8pF。原创 2023-05-15 17:55:52 · 894 阅读 · 0 评论 -
DDR的拓扑与仿真
Fly-by只是daisy chain的stub为0的特殊情况,长线远端匹配daisy chain的仿真原理图如下图所示,信号源上升下降时间0.5ns,脉宽10ns,周期20ns,高电平1v,三段stub的传输时延设置为td,td的参数从0.05ns到0.2ns,步长0.05ns。长线源端匹配daisy chain的仿真原理图如下图所示,信号源上升下降时间0.5ns,脉宽10ns,周期20ns,高电平1v,三段stub的传输时延设置为td,td的参数从0.05ns到0.2ns,步长0.05ns。原创 2024-07-06 15:29:59 · 929 阅读 · 0 评论