无毛刺的时钟切换电路

无毛刺的时钟切换设计电路

引言

在芯片的设计里面，常常会用到不同时钟，而如果只是简单通过mux来进行时钟切换很容易给电路带来毛刺，或者不稳定的脉冲造成电路的亚稳态。如下图所示的就是简单通过mux来进行时钟的切换，clk_out1 = clk_sel ？ clk_a ：clk_b； 电路存在了随时钟频率变换的不确定脉冲。

为此，本文提出了一种在切换时钟时，clk_out时钟输出一直保持低电平，等切换完毕，电路稳定后，输出想切换的时钟，这样子便不会给电路带来毛刺，或者不稳定的脉冲造成电路的亚稳态问题。

电路的设计架构

电路的设计实现

电路的仿真验证

由下面的仿真波形图可以看得出，在切换时钟时，clk_out1便存在不稳定的脉冲，而clk_out2时钟输出一直保持低电平，等切换完毕电路稳定后，输出想切换的时钟clk_a，这样子在切换时钟时，便不会给电路带来毛刺，或者不稳定的脉冲造成电路的亚稳态问题。