知网:glitch free的时钟切换技术
无毛刺切换要求
1、都在低电平时切换
2、没有亚稳态
设计过程:
方案1
最先想到:
module glitchfree(
input clk1,
input clk2,
input select,
output clk
);
assign clk=select?clk1:clk2;
endmodule
view technology schematic
这个是lut3内部结构图
测试
module tt;
// Inputs
reg clk1;
reg clk2;
reg select;
// Outputs
wire clk;
// Instantiate the Unit Under Test (UUT)
glitchfree uut (
.clk1(clk1),
.clk2(clk2),
.select(select),
.clk(clk)
);
initial begin
clk1 = 0;
clk2 = 0;
select = 0;
#100