SystemVerilog | 永不缺席的话题：类型转换(Type Casting)

芯片学堂 Author JKZHAN

”永不缺席“绝不是一个夸大的形容词，即使是针对SystemVerilog这种具有硬件气质的语言。

数据类型的处理规则在编程中会影响很多东西，涉及变量安全、内存安全等，具体包括变量赋值、过程参数、函数调用和返回值。换句话说，但凡上手写代码，就逃不过数据类型的处理规则。

类型转换是数据类型处理规则中重要的一项，几乎每一种编程语言都有自家关于数据类型转换的规则。数据类型的转换有时候是隐式的（implicitly），有时候是显式的（explicitly），有些是编译阶段（compile-time）完成的，有些是运行阶段（run-time）完成的，有的地方又叫静态的（static），有的又叫动态的（dynamic），看起来品类繁多，难以厘清。不过没关系，本文将试着把它们都捋清楚！

01 强类型和弱类型

先看看两个概念，强类型语言（strong typed）和弱类型语言（weak typed）。类型的强弱之分是相对的，这样的术语没有明确的技术定义，因此在不同编程人员的眼里，编程语言所谓的类型强弱程度有可能并不一致。

类型的强弱程度指的是，程序在编译时进行数据类型兼容性检查的严格程度。强类型语言通常对变量赋值、参数传递和函数调用有严格的类型要求，弱类型语言的类型规则则会宽松一些。

举个直观点的栗子，Verilo