UVM内参数化类

最新推荐文章于 2025-05-27 11:21:34 发布
最新推荐文章于 2025-05-27 11:21:34 发布
阅读量2.4k 收藏 1
点赞数
CC 4.0 BY-SA版权
分类专栏： UVM自学记录
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/muyiwushui/article/details/104153007
本文深入探讨了UVM中参数化类的应用,包括uvm_object_param_utils和uvm_component_param_utils的工厂注册机制,interface和config_db对参数化virtualinterface的支持,以及sequence对参数化transaction的处理.同时,文章还特别注意到了UVM factory机制不支持参数化类中的默认参数这一限制.

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

UVM对参数化类的支持

1.uvm_object_param_utils和uvm_component_param_utils是用于将参数化object和component注册到factory内；
2.interface支持参数化；
3.config_db支持参数化virtual interface的传递；
4.sequence支持参数化的transaction；

UVM参数化类使用注意事项

1.UVM的factory机制不支持参数化类中的默认参数；参数化类实例化时必须加上相关参数；

UVM 验证方法学之interface学习系列文章（三）进阶《含类参数化的interface》
那么菜的博客
05-18 1322
UVM 验证方法学之interface学习系列文章（三）进阶
#C8# UVM中的factory机制 #S8.4.1# factory机制的实现
那么菜的博客
03-27 58
参数化类。
UVM设计模式 ( 二 ) 参数化类、静态变量/方法/类、单例模式、UVM_ROOT、工厂模式、UVM_FACTORY
热门推荐
Holden_Liu的博客
12-12 1万+
软件中的设计模式可归纳为三类：创建型，结构型，行为型。本节介绍创建型设计模式在UVM中的应用。 在开始创建型设计模式介绍之前，回顾下Systemverilog中的Parameterized classes 和 Static method 的相关语法。 参数化的类 SV中的参数化的类，类似于Verilog中参数化的模块，例化时指定位宽等的值，在SV中一般用于为类增加数据类型的参数。 如下示例，在声明S_bit句柄时，传入的type类型为bit [1:10]，W没有指定默认为5，如果type T没有指定
[uvm]参数化类--例子
oldmoney
11-12 901
//基于【uvm实战】ch4.3.3 写的小测试 参数化类的继承 参数化类的override 覆盖 `ifndef MY_ENV__SV `define MY_ENV__SV class my_env extends uvm_env; `uvm_component_utils(my_env) my_agent i_agt; my_agent o_agt; my_model mdl; // base_scoreboard scb; base_score
USB 2.0协议详解与应用
weixin_29323977的博客
05-27 1179
USB 2.0作为一种普及的数据传输技术，自推出以来，已成为连接个人电脑和其他电子设备的主要接口之一。其发展背景始于对早期USB 1.1标准速度不足的需求，以满足多媒体设备和大容量存储设备的快速增长。USB 2.0标准的发布，标志着速度的飞跃性提升，从USB 1.1的12Mbps提升至480Mbps，这一改进极大促进了其在市场上的接受度和应用范围。
UVM中参数化类的使用
m0_61479247的博客
12-26 1213
声明和例化时都需要传参，否则报错或传参失败。注册时要专门的宏定义注册。1. 定义参数化的类。
uvm_primer ch8 参数化类
oldmoney
01-17 411
uvm_primer ch8 参数化类ch8 parameterized classtobe update另一种实现方法 ch8 parameterized class tobe update 另一种实现方法 把cage定义成animal类型的队列 protected static animal cage[$]; 可以存储该类和该类的子类的对象； 但是不能存储和该类无关的对象；lion1 l1; l1这个对象放进去会报错；chicken ，lion放进去没事，是因为这两个是animal的子类； vir
UVM：9.3.1 参数化类的必要性
07-08 1034
1.凡是某个项目开发的代码用于其它项目，都可以称为重用。 2.增加重用性，参数化的类是很好的选择。使用最多的是uvm_sequence，原型：（还有uvm_analysis_port） 3.参数化的类定义时有些复杂。很多没有参数，就不用定义成参数化的类。
UVM中工厂机制详解（中）：预备SV语法知识：宏定义、参数化的类、静态变量
weixin_42711149的博客
05-24 2652
很少有验证工程师使用宏来处理一些其他的事情，即使作为验证验证工程师人手必备的绿皮书也只是在数据结构章节简略提到了使用定义参数。宏作为中最强大的功能之一，如果透彻的了解，正确地应用于验证平台中，可以节省大量的时间，提高代码的可读性和高效性。
[uvm] 参数化类的继承
oldmoney
11-11 813
class base_scoreboard#(type T=uvm_sequence_item) extends uvm_scoreboard; ... class my_scoreboard#(type T = my_transaction) extends base_scoreboard#(T); //重点base_scoreboard#(T); base_scoreboard#(T); 这个很重要 // `uvm_component_utils(my_scoreboard#(T)) `uv
[uvm] override参数化类
oldmoney
11-10 535
class my_case0 extends base_test; function new(string name = "my_case0", uvm_component parent = null); super.new(name,parent); endfunction extern virtual function void build_phase(uvm_phase phase); `uvm_component_utils(my_case0) endcl.
UVM：9.3.2 UVM 对参数化类的支持
07-08 3920
1.uvm 对参数化类的支持体现在factory机制上。uvm_object_params_utils 和 uvm_component_params_utils 用于参数化的object 和 component注册的宏。 2.config_db 可以用于传递virtual interface。systemverilog 支持参数化的interface： 3.config_db
UVM：10.4.2 使用单独的参数类
07-10 722
1.需要一种跨越寄存器的约束。要求2个field 的和大于100。只有上节第二种能实现： 2.由于这个约束对所有测试都适用，因此希望写在寄存器模型的constraint 里： 3.这个寄存器模型使自己手工创建的，没问题。但在IC 中，寄存器模型都是由一些脚步命令自动创建的。在验证平台中，用到寄存器的地方有3个： RTL systemverilog C语言 1）必须时刻保
【uvm】参数化Class中的静态属性
oldmoney
12-02 906
上面的例子中S1、S2、S3、S4、S5中的参数T分别被覆盖成byte、byte、int、bit[2:0]、real，所以只有S1（s_byte）和S2（s_byte）中的静态属性counter彼此共享。参数化类中的静态属性（参数化）是在参数初始化的时候才会分配。上面是一个参数化类的扩展类示例，class1是一个参数化类，参数T默认为"int"。static属性一般是在编译的时候就已经分配了内存，并被这个类的所有实例共享，class2增加了一个参数P，此时参数T为默认的"int"
UVM Object
bleauchat的博客
05-27 4929
目录 Base Classes UVM utility & field macros UVM Object Print UVM Object Copy/Clone UVM Object compare UVM Object Pack/Unpack uvm_object与uvm_component的比较 UVM树 Base Classes 验证环境的基本组件...
【UVM 参数化的VIP】- Driver
分享记录一下工作中遇到的相关知识
04-23 651
SEQ_ITEM来自agent的参数输入，field_assign函数用来 方便user定义自己的seq_item里面各个field的含义，比如对于address的低4bits，对user1来说是offset的含义，对user2来说低3bits才是offset的含义，就可以通过这个函数来区分。类似，resp channel也提供一个field_assign函数给user。好了，就到这边，slave driver类似，没啥特殊的，就不介绍了。接着上次的参数化 agent，我们接着介绍driver部分。
UVM——数据建模的相关问题（内置函数权限管理、消息管理、参数化param）
Mr.翟的博客
04-27 1273
文章目录一、内置函数的使用二、`uvm_field_*宏定义使用三、override机制 一、内置函数的使用 二、`uvm_field_*宏定义使用 三、override机制
system verilog和UVM中参数化类的使用差异
qq_40502147的博客
03-18 104
sv和UVM参数化类的相关介绍不多，但实际使用起来与普通类有微小的差异，无论是声明，注册还是转换。
UVM：3.1.4 与uvm_object 相关的宏
06-10 2604
1.uvm_object_utils：把一个直接或间接派生自uvm_object 的class 注册到factory。 2.uvm_object_param_utils：把一个直接或间接派生自uvm_object 的参数化的class 注册到factory。类似： 参数化的class 在重构性中经常用到。如果允许，尽可能使用参数化的class，提高代码可移植性。 3.
UVM测试用例怎么做到参数化
最新发布
06-18
### 如何在UVM中实现测试用例的参数化 在UVM中，测试用例的参数化可以通过多种方式实现。以下是一些常用的技术和方法： #### 1. 使用`uvm_config_db`传递参数 `uvm_config_db`是一个全局数据库，用于在组件之间传递配置信息。测试用例可以通过设置`uvm_config_db`来传递参数给环境或其他组件[^5]。 ```systemverilog class param_test extends base_test; `uvm_component_utils(param_test) function new(string name = "param_test", uvm_component parent); super.new(name, parent); endfunction function void build_phase(uvm_phase phase); super.build_phase(phase); // 设置参数到环境或组件中 uvm_config_db#(int)::set(this, "my_env.my_agent", "data_width", 32); endfunction endclass ``` #### 2. 使用宏`uvm_component_utils`注册参数 如果需要在测试用例中使用参数化类型（如`parameter`），可以通过`uvm_component_utils`宏注册带有参数化的类。这允许通过Factory机制实例化不同的参数化版本[^4]。 ```systemverilog class param_test #(int DATA_WIDTH = 8) extends base_test; `uvm_component_param_utils(param_test#(DATA_WIDTH)) function new(string name = $sformatf("param_test_%0d", DATA_WIDTH), uvm_component parent); super.new(name, parent); endfunction function void build_phase(uvm_phase phase); super.build_phase(phase); // 根据参数化值设置环境 if (DATA_WIDTH == 32) begin // 配置特定于32位宽度的设置 end endfunction endclass ``` #### 3. 利用`+UVM_TESTNAME`动态选择测试用例 通过命令行参数`+UVM_TESTNAME`可以动态选择不同的测试用例。结合参数化类，可以在运行时指定不同的参数化版本[^3]。 例如： - 运行32位宽度测试：`<sim_command> +UVM_TESTNAME=param_test#(32)` - 运行64位宽度测试：`<sim_command> +UVM_TESTNAME=param_test#(64)` #### 4. 在`run_test()`中传递参数 `run_test()`方法可以用来激活测试平台，并且可以通过命令行参数或直接传递参数来控制测试用例的行为[^2]。 ```systemverilog initial begin string test_name; $value$plusargs("TESTNAME=%s", test_name); // 从命令行获取测试名称 run_test(test_name); end ``` #### 5. 使用`factory override`实现参数化 通过Factory机制，可以覆盖默认的测试用例类，从而实现参数化行为。例如，在测试用例中设置一个参数化的代理类[^4]。 ```systemverilog class param_test_32 extends param_test#(32); `uvm_component_utils(param_test_32) function new(string name = "param_test_32", uvm_component parent); super.new(name, parent); endfunction endclass // 在顶层设置工厂覆盖 param_test_32::type_id::set_type_override(); ``` ### 示例代码 以下是一个完整的示例，展示如何在测试用例中实现参数化： ```systemverilog class base_test extends uvm_test; `uvm_component_utils(base_test) my_env env; function new(string name = "base_test", uvm_component parent); super.new(name, parent); endfunction function void build_phase(uvm_phase phase); super.build_phase(phase); env = my_env::type_id::create("env", this); endfunction endclass class param_test #(int DATA_WIDTH = 8) extends base_test; `uvm_component_param_utils(param_test#(DATA_WIDTH)) function new(string name = $sformatf("param_test_%0d", DATA_WIDTH), uvm_component parent); super.new(name, parent); endfunction function void build_phase(uvm_phase phase); super.build_phase(phase); // 设置数据宽度到环境 uvm_config_db#(int)::set(this, "env", "data_width", DATA_WIDTH); endfunction endclass ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值