以前写的文章中,我们分享了Design Compiler启动所需的基本文件,以及启动步骤,今天看了觉得稍微有些简略,所以今天就其中的几个问题,再展开来聊一聊。
![914a01fc75bca1eadfe014ca2077f8d5.png](https://i-blog.csdnimg.cn/blog_migrate/d3bdde8c7ec3564d2b4623adcea211af.jpeg)
读入文件的方式
在Design Compiler中的读入文件命令,通常有以下两个:
- read_file。file可以使Synopsys支持的任何文件形式;
- analyze + elaborate,目前只支持Verilog HDL和VHDL。
两者的区别有以下几点:
- read_file在读入文件时,需要注意读入文件的顺序,或者通过current_design指定顶层设计文件,并且后面必须使用link命令,将设计中所有实例化的模块,link到在一起。
- analyze+elaborate读入文件时,可以添加一些命令,加快读取速度。因为elaborate已经指定了TOP设计文件,所以不需要使用current_design指定TOP文件,并且也不再需要link命令。
那么在使用过程中,我们到底该用哪个命令入读文件呢?
一般推荐的选择是,如果是读入单