system verilog中super和this用法示例

最新推荐文章于 2022-08-10 10:02:41 发布
最新推荐文章于 2022-08-10 10:02:41 发布
阅读量7.1k 收藏 19
点赞数 2
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_39662684/article/details/110232749
版权

在system verilog中经常会遇到super和this；super用来获取超类的成员变量、函数等，this作用是先在当前作用域内寻找对应的参数，接着在上一级作用内寻找，直到找到该变量为止.
1.定义new_reg_xaction和new_xaction
new_xaction继承于new_reg_xaction，类中都定义了m_reg_addr.
在这里插入图片描述
在这里插入图片描述
2.示例
在环境中例化new_xaction，随机化之后调用get_super_addr，从打印信息中可以看出，this.m_reg_addr获取的是new_xaction中的值，super.m_reg_addr获取的是new_reg_xaction中的值
在这里插入图片描述
在这里插入图片描述

weixin_39662684
关注
  • 2
    点赞
  • 踩
  • 19
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
this的用法（类的存放问题、静态方法中的情况、如何区分形参和对象属性）-systemverilog
weixin_42705678的博客
12-04 492
一、类内的property和method的空间存放问题 在面向对象语言中，可能会声明很多的对象，而我们通常会对当前自己的对象进行操作，这时需要一些符号表示对当前对象的引用。 在类中方法[return_type]function_name(class_type const this,other_args return_type>>>function的返回类型 class_type>>>当前function所属的类 other_arrgs>>>当前func
【原创】SystemVerilog中这个this到底怎么回事
m0_46345246的博客
11-18 4388
本文示例SystemVerilog中的this指针使用方法和注意事项0
【原创】SystemVerilog中超级英雄super
m0_46345246的博客
11-13 2336
SystemVerilog的OOP编程中，经常需要使用super这个关键字，主要用于子类访问父类中的属性和方法。当然并不是在所有情况下都需要使用super，一般情况下如果子类对于父类中的属性或者方法进行overriden，那么此时如果要引用父类中被overriden的属性或者方法时，就需要明示super。下面通过示例说明super在SystemVerilog中非new方法(super.new的使用和执行可参考之前的一篇短文：【59】new的初始化顺序)中的使用。 【示例】引用父类中未被override..
systemVerilog的一些基本概念(类/对象/句柄/属性/方法/原型) this指针和$cast
cy413026的博客
02-11 1424
目录 1. 基本概念 2.this指针 3.$cast 1. 基本概念 以下的这些基本概念其实是面向对象编程的基本术语。 类（class）：包含变量和子程序的基本构建块。 对象（object）：类的实例 句柄（handle）：指向对象的指针。一个句柄可以指向很多对象。 属性（property）：存储数据的变量 方法（method）：任务或者函数中操作的程序性代码 原型（prototype）：程序的头，包括程序名、返回类型和参数列表 可参考： systemverilog语法（五） 2.th
硅芯思见：SystemVerilog类中的静态方法和属性
m0_46345246的博客
05-01 1475
在SystemVerilog中关于方法有两种“static”，一种是具有静态生命周期的方法（参见《SystemVerilog中的生命周期lifetime》），另一种则是静态的方法，这种方法常见于类中，先来看下两者的声明方式，如下： [task/function]staticmethod_name(arg_list); // static method static[task/function] method_name(arg_list); // static lifetime 可见两.........
【SystemVerilog基础】5.类
托马斯的博客
07-06 1245
绿皮书第五章内容
systemverilog语法（五）
南国之邱
02-11 1万+
十四、面向对象的基础（oop） 1、 oop术语： 类（class）：包含变量和子程序的基本构建块。 对象（object）：类的实例 句柄（handle）：指向对象的指针。一个句柄可以指向很多对象。 属性（property）：存储数据的变量 方法（method）：任务或者函数中操作的程序性代码 原型（prototype）：程序的头，包括程序名、返回类型和参数列表 2、 声明和使用
verilog中task的用法
08-04
本文将详细介绍`task`在Verilog中的用法以及与时序控制和变量作用域相关的注意事项。 首先，`task`是Verilog中用于实现并发执行的操作序列，类似于软件编程中的函数。它可以接收输入参数，也可以有输出结果，但其...
EDA/PLD中的Verilog HDL简单示例
12-09
注意因为实例名是可选的(除用于实例数组情况外)，在门实例语句中没有指定实例名。module MUX4x1 (Z,D0,D1,D2,D3,S0,S1);output Z;input D0,D1,D2,D3,S0,S1;and (T0,D0,S0bar,S1bar),(T1,D1,S0bar,S1),(T2,D2,S0,S1...
SVV.zip_system verilog_zip
09-23
本文将围绕"System verilog questions"这一主题，结合压缩包中的文件"SVV.rtf"，深入解析System Verilog的核心概念和应用技巧。 首先，System Verilog的重要特性之一是其强大的验证框架。它引入了类（class）、覆盖...
systemverilog
09-12
本书讲解了SystemVerilog语言的工作原理，介绍了类、随机化和功能覆盖率等测试手段和概念，并且在创建测试平台方面提供了很多引导性的建议。本书借助大量的实例说明SystemVerilog的各种验证方法，以及如何根据实际的应用情况选择最优的方法达到尽可能高的覆盖率。而且，重点演示了如何使用面向对象编程(OOP)的方法建立由覆盖率驱动并且受约束的基本的随机分层测试平台，此外，还论述了SystemVerilog与C语言的接口技术。
FAS.zip_FAS_system verilog
09-23
《FAS.zip_FAS_system verilog》是一款基于System Verilog的频率分析系统代码库，它在数字...通过深入理解和应用这套代码，开发者可以提升对数字信号处理的理解，以及掌握System Verilog在硬件设计和验证中的高级应用。
System_Verilog_Tutorial.zip_6AC_system verilog
09-20
System Verilog是一种强大的硬件描述语言，广泛应用于系统级验证，芯片设计和验证，以及高性能的FPGA实现。它不仅包含传统的Verilog特性，还扩展了高级语言构造，如类、接口、任务、函数等，使得验证工作更为高效和...
systemverilog学习 ---- 类（class）一
weixin_45614076的博客
08-10 1925
systemverilog学习 ---- 类（class）
SystemVerilog | 有别于C指针的对象句柄，还有那个常常出现的this
oldmoney
05-16 634
来自 JKZHAN IC Talking 在C/C++语言的学习中，指针（pointer）的概念会被强调的多一些。SystemVerilog作为源自C/C++的编程语言，保留了很多跟C/C++类似的关键字和特性，但却很少提到“指针”。实际上，SV中对象的引用有另一种东西，叫对象句柄（object handle），它跟C指针的概念很近，但又不完全相同。 本文将首先简单带过OOP相关的基础概念，接着对对象句柄做对比介绍，最后再介绍那个你可能似懂非懂的this句柄。八分钟读完本文，你会有所收获！ 01 Backg
SystemVerilog中有关class类的基础知识
热门推荐
A670449625的专栏
09-16 2万+
1、class中的变量、宏定义等称为类的属性，函数和任务称为类的方法 2、声明对象时可以指定input/output/inout/ref 3、复制对象，复制的是句柄而不是对象的内容。 类的每个对象，对于属性、方法等都有自己的副本 4、class c; ... endclass c c0; //“c0”就是对象c0的句柄,在此处仅相当于一个name，类似于仅是创建了一个c类型的变量c0
SystemVerilog中这个this到底怎么回事
oldmoney
11-19 1330
在面向对象语言中，this经常用来表示对当前对象的一个引用，可以理解为指向对象本身的一个指针，并且常作为类中方法的隐含形参，通过该形参可以访问对象内部的属性和方法，因此，一般方法对于编译器来说，原型结构如下： [return_type] func_name(class_type const this,other_args) 其中 return_type为方法返回类型 class_type当前方法所属的类 other_args当前方法其他形参 那么，this到底有什么作用如何使用呢？本文将通过示例，说明th
systemverilog点滴
06-11 775
数据类型 l       合并数组和非合并数组 1）合并数组： 存储方式是连续的，中间没有闲置空间。 例如，32bit的寄存器，可以看成是4个8bit的数据，或者也可以看成是1个32bit的数据。 表示方法： 数组大小和位，必须在变量名前指定，数组大小必须是【msb：lsb】 Bit[3:0] [7:0] bytes   ；   2）二维数组和合并数组识别： 合并数组：
计算机监测与维护实习研究报告.doc
最新发布
07-18
计算机
system verilog中rand_mode用法
09-18
Rand_mode是在SystemVerilog中定义随机化变量时使用的一种模式，它可以用来控制变量的随机化和分配范围。它有三种模式，分别是：“default”，“randomize”和“constrained”。 “default”模式允许变量的值为任何可能的值，而“randomize”模式只允许变量的值在指定的范围内，而“constrained”模式只允许变量的值满足给定的约束条件。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值