基于FPGA的DDS实现原理总结

一、概述

DDS，直接数字频率合成，可以产生正弦信号，用于上下变频，本文简要介绍了通过FPGA实现DDS的原理设计框图，输出正弦波波频的计算公式。

二、原理框图

FPGA实现DDS的原理组成框图如下图所示，内部模块主要包括相位累加寄存器和RAM或ROM存储器组成，其中，相位累加器寄存器的32位输出要截取高8位作为RAM的寻址地址，RAM位宽为8位，存储深度为256，存储了一个周期256点的正弦信号。输入信号包括频率控制字M，初始相位（作为相位累加器的初始化值）和采样时钟频率fs，输出信号为合成后频率为fo的正弦波数字信号。

三、频率计算

合成输出信号频率fo=(Mxfs)/(2^K)，从频率角度考虑：输出信号是由fs驱动的，RAM存储了一个周期256个点的正弦波，因此正弦波的频率为fs/256，M表示对正弦波信号的抽取，反过来就是对信号M倍的溢出。从时域的角度考虑，1/fs为采样间隔时间，256/fs则为一个正弦波信号的周期时间，M表示对正弦信号的采样点M倍的抽取，则输出信号的周期则为256/(Mxfs)。

从频率计算公式可以看出，输出信号的频率分辨率（能够输出的最小频率）为fs/(2^K)。
而输出信号的相位噪声是由相位累加器的位宽决定的。
频率分辨率与相位噪声的决定因素是由不同位宽决定的，这点需要注意。