cadence 通孔焊盘_过孔上焊盘，电源笑开颜

公众号：高速先生
B站：一博科技(短视频分享技术干货)

作者：姜杰

过孔都上了焊盘，电源还能笑的出来？大家可能会觉得，这要么是电源心太大，要么上的不是自家焊盘，电源在那幸灾乐祸，如果高速先生告诉大家，这是Layout攻城狮雷工精心设计的结果，你们是否会向雷工投去同情的目光：这么严重的设计事故，这个月的奖金怕是要凉了。上周六的这个时候，雷工也是这么悲观，不过，现在他却是信心满满。

时间回到两天前，雷工的心情很不美丽，周末加班忙活了半天，板子上某一路电源设计该优化的地方全部都做到了，可是仿真显示PDN交流阻抗始终离目标差那么一丢丢。

 同样的问题，让高速先生也一筹莫展：1.0mmBGA，相关的电源-地管脚BOT面已经塞满了0402封装电容，一个萝卜一个坑，实在腾不出位置来增加电容，增加电容数量的路被堵死了，只能换个思路，考虑调整电容的容值搭配，可是调来调去，PDN阻抗在不同的频段却是按下葫芦浮起瓢，总是不肯老老实实的待在目标阻抗线以下。

没奈何只能翻翻最近的高速先生B站视频，看能不能从队长的干货分享里找到些灵感。最近一期的短视频《设计误区之stub对高速串行信号的影响》讲到的案例倒是实用，只可惜跟PDN阻抗没啥关系。

继续回到板子，高速先生发现单板上面居然有盘中孔设计，灵光一闪，脑子里跳出一张图，有办法了。

没错，新的方案就是让该电源在BGA区域(含BGA和去耦电容)使用盘中孔设计( via in pad，简称VIP)，仿真结果显示享受了“VIP”待遇的电源果然不负众望，PDN阻抗改善明显。

就在雷工激动的就差和高速先生相拥而泣的时候，DFM攻城狮皱紧了眉头：当前设计的BGA采用盘中孔的焊接风险太大，不建议使用。这回雷工真是要向隅而泣了。

高速先生倒没那么悲观：只说这块板的BGA器件不能用盘中孔，那就退而求其次——BGA扇出过孔使用普通通孔，只对BGA区域的去耦电容使用盘中孔设计。结果证明，PDN阻抗虽然没有之前改善大，但是好歹也是满足了要求，而且能将焊接风险控制在可接受的范围内，雷工终于破涕为笑。

看似吊诡却寻常。三种设计方案的PDN阻抗曲线放在一起，大家就能看出规律了：BGA与去耦电容均使用盘中孔设计的PDN阻抗最佳，仅去耦电容使用盘中孔的方案次之，普通过孔设计方案相对最差。

成如容易却艰辛。貌似普通的方案，却少不了理论的支撑。

— end —

本期提问

为何盘中孔的PDN阻抗会比普通过孔有所改善呢？

高速先生精选★★★★★

回复数字获取往期文章。(向上滑阅览)

回复36→高速串行之S参数系列

回复35→高速串行之编码系列

回复34→高速串行之S参数-连接器系列

回复33→高速串行简史系列

回复32→电源系列(下)

回复31→电源系列(上)

回复30→DDR系列(下)

回复29→DDR系列(上)

回复28→层叠系列(下)

回复27→层叠系列(上)

回复26→拓扑和端接系列(下)

回复25→拓扑和端接系列(上)

回复24→反射详解系列文章

回复23→阻抗系列(下)

回复22→阻抗系列(中)

回复21→阻抗系列(上)

回复20→绕线与时序

回复19→SERDES与CDR系列

回复18→既等长，为何不等时系列

回复17→cadence等长处理&规则设置

回复16→DDR时序学习笔记系列

回复15→串行系列

回复14→DDR信号完整性仿真介绍系列

回复13→PCB设计技巧分享一二

回复12→高速设计三座大山

回复11→PCB设计十大误区-绕不完的等长系列

回复10→PCB设计十大误区三

回复09→DDRX系列

回复08→高速串行系列

回复07→设计先生之回流设计系列

回复06→略谈Allegro Pcb Design 小技巧

回复05→PCB设计十大误区一二

回复04→微带线系列

回复03→抽丝剥茧系列

回复02→串扰探秘系列

回复01→案例分享系列

觉得内容还不错的话，点个“在看”呗