Xilinx原语——IDDR与ODDR的使用（Ultrascale系列）

最新推荐文章于 2024-03-24 10:31:13 发布
最新推荐文章于 2024-03-24 10:31:13 发布
阅读量4k 收藏 64
点赞数 4
分类专栏： Xilinx原语 文章标签： fpga开发 Xilinx原语 Verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_42224089/article/details/131059902
版权

Xilinx原语——IDDR与ODDR的使用（Ultrascale系列）


  对于各个系列的器件，IDDR与ODDR都存在一定的差别，在使用前需要根据自己的器件型号选择相应的IDDR与ODDR，下面以kintex ultrascale系列器件为例。

一、IDDR

  IDDR的输入输出引脚包括时钟输入C、时钟取反输入CB、数据输入D（在时钟信号C的上升沿与下降沿都发生变化）、异步复位R（高电平有效）与数据输出Q1和数据输出Q2。
在这里插入图片描述
  IDDR的原语如下：

   IDDRE1 #(
      .DDR_CLK_EDGE("OPPOSITE_EDGE"), // IDDRE1 mode (OPPOSITE_EDGE, SAME_EDGE, SAME_EDGE_PIPELINED)
      .IS_CB_INVERTED(1'b0),          // Optional inversion for CB
      .IS_C_INVERTED(1'b0)            // Optional inversion for C
   )
   IDDRE1_inst (
      .Q1(Q1), // 1-bit output: Registered parallel output 1
      .Q2(Q2), // 1-bit output: Registered parallel output 2
      .C(C),   // 1-bit input: High-speed clock
      .CB(CB), // 1-bit input: Inversion of High-speed clock C
      .D(D),   // 1-bit input: Serial Data Input
      .R(R)    // 1-bit input: Active-High Async Reset
   );

  对于Kintex ultrascale的IDDRE1，有三种模式：OPPOSITE_EDGE、SAME_EDGE、 SAME_EDGE_PIPELINED，这三种模式下，输出信号Q1与Q2采样的数据分别是在时钟信号C的上升沿处的数据和下降沿处的数据，这是一致的。但是Q1与Q2发生变化的时间对于三种模式是有区别的。

1.1 OPPOSITE_EDGE

  在OPPOSITE_EDGE模式下，输出信号Q1在上升沿处对输入信号D进行采样，同时在该上升沿处Q1输出变为采样值；而输出信号Q2在下降沿处对输入信号D进行采样，同时在该下降沿处Q2输出变为采样值，如下图所示。
在这里插入图片描述

1.2 SAME_EDGE

  在SAME_EDGE模式下，输出信号Q1与Q2发生变化的时间都是在上升沿处，但是不在同一个上升沿，两个变化的时间相差一个时钟周期。输出信号Q1在上升沿处对输入信号D进行采样，同时在该上升沿处Q1输出变为采样值；而输出信号Q2在下降沿处对输入信号D进行采样，同时在下一个上升沿沿处Q2输出变为采样值，如下图所示。
在这里插入图片描述

1.3 SAME_EDGE_PIPELINED

  在SAME_EDGE_PIPELINED模式下，输出信号Q1与Q2发生变化的时间都是在上升沿处，而且在同一个上升沿。输出信号Q1在上升沿处对输入信号D进行采样，同时在下一个上升沿处Q1输出变为采样值；而输出信号Q2在下降沿处对输入信号D进行采样，同时在下一个上升沿沿处Q2输出变为采样值，如下图所示。
在这里插入图片描述

1.4 三种模式异同

相同点不同点
OPPOSITE_EDGEQ1采样的是上升沿处D的值，Q2采样的是下降沿处D的值Q1与Q2数据发生变化是在不同的边沿，Q1数据发生变化是在采样的上升沿处，Q2数据发生变化是在采样的下降沿处
SAME_EDGEQ1采样的是上升沿处D的值，Q2采样的是下降沿处D的值与OPPOSITE_EDGE 模式不同的是：Q1与Q2数据发生变化是在相同的边沿，但是相差一个时钟周期，Q1数据发生变化是在采样的上升沿处，Q2数据发生变化是在采样的下降沿的下一个上升沿
SAME_EDGE_PIPELINEDQ1采样的是上升沿处D的值，Q2采样的是下降沿处D的值Q1与Q2数据发生变化是在相同的边沿，与SAME_EDGE 模式不同的是：Q1与Q2变化发生在同一个上升沿，都是在下一个上升沿处

二、ODDR

  ODDR的输入输出引脚包括数据输入D1、数据输入D2、时钟信号C、异步复位信号SR（高电平有效）和数据输出Q（在时钟信号C的上升沿和下降沿均会发生变化）。
在这里插入图片描述

  ODDR的原语如下：

   ODDRE1 #(
      .IS_C_INVERTED(1'b0),      // Optional inversion for C
      .IS_D1_INVERTED(1'b0),     // Unsupported, do not use
      .IS_D2_INVERTED(1'b0),     // Unsupported, do not use
      .SIM_DEVICE("ULTRASCALE"), // Set the device version for simulation functionality (ULTRASCALE)
      .SRVAL(1'b0)               // Initializes the ODDRE1 Flip-Flops to the specified value (1'b0, 1'b1)
   )
   ODDRE1_inst (
      .Q(Q),   // 1-bit output: Data output to IOB
      .C(C),   // 1-bit input: High-speed clock input
      .D1(D1), // 1-bit input: Parallel data input 1
      .D2(D2), // 1-bit input: Parallel data input 2
      .SR(SR)  // 1-bit input: Active-High Async Reset
   );

  与IDDR不同的是，ODDR只有一种模式——OPPOSITE_EDGE，在该模式下：数据输出Q在上升沿处的数据变为在上升沿处对输入数据D1的采样值，在下降沿处变为在上升沿处对输入数据D2的采样值，如下图所示。
在这里插入图片描述

三、IDDR与ODDR仿真

3.1 IDDR仿真

3.1.1 IDDR顶层

`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2023/06/05 20:10:15
// Design Name: 
// Module Name: iddr_top
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//

module iddr_top
(
    input         clk   ,
    input         rst   ,
    input         din   ,
    output        dout_1,
    output        dout_2

    );

wire  clk_opposite;

//  <-----Cut code below this line---->

   // IDDRE1: Dedicated Double Data Rate (DDR) Input Register
   //         Kintex UltraScale
   // Xilinx HDL Language Template, version 2021.1

   IDDRE1 #(
      .DDR_CLK_EDGE("SAME_EDGE_PIPELINED"), // IDDRE1 mode (OPPOSITE_EDGE, SAME_EDGE, SAME_EDGE_PIPELINED)
      .IS_CB_INVERTED(1'b0),          // Optional inversion for CB
      .IS_C_INVERTED(1'b0)            // Optional inversion for C
   )
   IDDRE1_inst (
      .Q1(dout_1), // 1-bit output: Registered parallel output 1
      .Q2(dout_2), // 1-bit output: Registered parallel output 2
      .C(clk),   // 1-bit input: High-speed clock
      .CB(clk_opposite), // 1-bit input: Inversion of High-speed clock C
      .D(din),   // 1-bit input: Serial Data Input
      .R(rst  )    // 1-bit input: Active-High Async Reset
   );

   // End of IDDRE1_inst instantiation

assign clk_opposite = ~clk;

endmodule

3.1.2 TestBench

`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2023/06/05 20:17:59
// Design Name: 
// Module Name: tb_iddr_oddr
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//
module tb_iddr_oddr();
reg clk,rst;
reg  din;
wire dout_1,dout_2;

initial begin
    clk = 1'b1;
    rst <= 1'b1;
    #200 
    rst <= 1'b0;
    #10
    repeat(100) begin
        #5 
        din = {$random}%2;
        #5 
        din = {$random}%2;
    end

end

always #5 clk = ~clk;

iddr_top iddr_top_inst
(
    .clk   (clk   ),
    .rst (rst ),
    .din   (din   ),
    .dout_1(dout_1),
    .dout_2(dout_2)
);

endmodule

3.1.3 仿真结果

  分别对三种模式进行仿真，可以看到仿真结果与前面的理论结果一致。

（1）OPPOSITE_EDGE模式

在这里插入图片描述
（2）SAME_EDGE模式

在这里插入图片描述
（3）SAME_EDGE_PIPELINED模式

在这里插入图片描述

3.2 ODDR仿真

3.2.1 ODDR顶层文件

`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2023/06/05 20:10:29
// Design Name: 
// Module Name: oddr_top
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//

module oddr_top(
    input         clk   ,
    input         rst   ,
    input         din_1 ,
    input         din_2 ,
    output        dout   
);

//   ODDRE1    : In order to incorporate this function into the design,
//   Verilog   : the following instance declaration needs to be placed
//  instance   : in the body of the design code.  The instance name
// declaration : (ODDRE1_inst) and/or the port declarations within the
//    code     : parenthesis may be changed to properly reference and
//             : connect this function to the design.  All inputs
//             : and outputs must be connected.

//  <-----Cut code below this line---->

   // ODDRE1: Dedicated Double Data Rate (DDR) Output Register
   //         Kintex UltraScale
   // Xilinx HDL Language Template, version 2021.1

   ODDRE1 #(
      .IS_C_INVERTED(1'b0),      // Optional inversion for C
      .IS_D1_INVERTED(1'b0),     // Unsupported, do not use
      .IS_D2_INVERTED(1'b0),     // Unsupported, do not use
      .SIM_DEVICE("ULTRASCALE"), // Set the device version for simulation functionality (ULTRASCALE)
      .SRVAL(1'b0)               // Initializes the ODDRE1 Flip-Flops to the specified value (1'b0, 1'b1)
   )
   ODDRE1_inst (
      .Q(dout),   // 1-bit output: Data output to IOB
      .C(clk),   // 1-bit input: High-speed clock input
      .D1(din_1), // 1-bit input: Parallel data input 1
      .D2(din_2), // 1-bit input: Parallel data input 2
      .SR(rst  )  // 1-bit input: Active-High Async Reset
   );

   // End of ODDRE1_inst instantiation
					
endmodule

3.2.2 TestBench

`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2023/06/05 20:17:59
// Design Name: 
// Module Name: tb_iddr_oddr
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//

module tb_iddr_oddr();
reg clk,rst;
reg  din_1,din_2;
wire dout;

initial begin
    clk = 1'b1;
    rst <= 1'b1;
    #200 
    rst <= 1'b0;
    #12
    repeat(100) begin
        #10 
        din_1 = {$random}%2;
        din_2 = {$random}%2;
    end

end

always #5 clk = ~clk;

oddr_top oddr_top_inst
(
    .clk  (clk  ),
    .rst  (rst  ),
    .din_1(din_1),
    .din_2(din_2),
    .dout (dout ) 
);

endmodule

3.3.3 仿真结果

  对ODDR进行仿真，可以看到仿真结果与前面的理论结果一致。在上升沿处，输出dout与上上升沿处输入din_1的值一致；在下降沿处，输出dout与上升沿处输入din_2的值一致。

在这里插入图片描述

锅巴不加盐
关注
  • 4
    点赞
  • 踩
  • 64
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
xilinx原语详解及仿真——ODDR
qq_43416206的博客
12-07 81
前文的代码中dout0与dout1的代码都相同，都是使用D触发器对din0打一拍，然后输出，通过查看dout0和dout1的寄存器位置，得到OLOGIC中组合电路和触发器功能的使用方式。图1是OLOGIC的结构框图，分为上下两部分，下半部分用于配置输出数据路径，上半部分用于配置三态控制路径，分别实现对数据、三态信号进行单沿转双沿的功能，两部分具有共同的时钟 (CLK)，但是使能信号不同（OCE和TCE）。如图11所示，是dout1信号在FPGA内部的走向，路径上又两个触发器，其中一个在OLOGIC中。
FPGA中的ODDR原语是干嘛用的？
scottar的博客
11-11 6923
文章目录pll 锁相环实验锁相环的作用ip core——clock wizardclk_wiz 例化oddr 原语oddr 的作用 pll 锁相环实验 锁相环的作用 他的基本的作用是实现频率的变换 ip core——clock wizard 配置好时钟的输入，我的板子，采用的是artix-7 系列的，板级 有200M的差分时钟的输入。 clk_wiz 例化 clk_wiz_0 clk_wiz_0_inst (// Clock in ports .clk_in1 (sys_c
Xilinx IDDR和ODDR原语
qq_33155311的博客
06-23 2835
IDDR和ODDR原语是针对7系列芯片使用，spand可以使用IDDR2和ODDR2 IDDR三种模式 OPPOSITE_EDGE Mode 传统的输入DDR解决方案或OPPOSITE_EDGE模式是通过ILOGIC模块中的单个输入实现的。 数据在时钟的上升沿通过输出Q1提供给FPGA逻辑，在时钟的下降沿通过输出Q2提供给FP...
VIVADO IDDR与ODDR原语的使用
zhangningning1996的博客
03-17 1万+
IDDR与ODDR简单的应用项目简述 项目简述 在数据的传输过程中，我们经常可以碰见双沿传输数据到FPGA，或者FPGA传输双沿数据给外部芯片，最常见的例子就是DDR芯片。这里说明一下，FPGA内部处理的数据都是单沿数据，那么双沿数据的变换只能发生在FPGA的IOB上面，这里有特定的硬件结构可以实验上面单沿变双沿的方法，也就是使用原语进行一些列的操作。本次实验的主要内容如下： 以千兆网RGMII为...
47-Vivado IDDR与ODDR原语设计.7z
03-17
Vivado IDDR与ODDR原语设计,Vivado仿真工程
Xilinx IDDR与ODDR原语的使用
qq_40268672的博客
12-26 1万+
IDDR原语 如图所示，IDDR原语的输入输出包括D,CE,C,S,R,Q1,Q2，其中，D为输入的双倍速率的数据，即D在时钟的上升沿和下降沿都会发生切换，一个时钟周期发送2bit数据，CE为时钟使能信号，C为时钟信号，S,R为复位和置位信号，Q1,Q2为单倍速率的输出数据。 IDDR主要有三种工作模式，分别是：OPPOSITE_EDGE, SAME_EDGE，SAME_EDGE_PIPELINED 。 下面分别作一介绍： 1.OPPOSITE_EDGE 在该模式下，上升沿采样到的数据(如DOA)和下降
FPGA结构分析——ODDR，网口储备点2
Verilog例化说明
08-31 3879
FPGA结构分析，ODDR
ODDR原语概念
m0_72068190的博客
10-27 2136
ODDR概念，适用情景
FPGA结构分析——IDDR，网口储备点1
Verilog例化说明
08-30 3821
IDDR、网口
Ultrascale selectio 仿真之 IDDRE1和ODDRE1
扣脑壳的FPGAer的博客
08-21 4949
由于项目需要使用LVDS通信接口，从xilinx官方selectio资源入手，选择关键原语进行学习和功能仿真验证 1 IDDRE1 功能仿真 调用Xilinx代码模板进行简单的功能仿真： OPPOSITE_EDGE DDR采样，i_clk上升沿采样和下降沿采样，上升沿采样的数据在o_data_q1立即输出；下降沿采样的数据在o_data_q2立即输出。输入数据单位长度为半个时钟周期，输出数据单位长度为1个时钟周期。 SAME_EDGE ......
赛灵思7系列 ODDR、IDDR原语 与 ultrascale系列ODDRE1 、IDDRE1 原语
yindq1220的博客
05-20 5808
一、赛灵思7系列FPGA 1.1 ODDR：实现数据的双边沿发送 支持两种模式：OPPOSITE_EDGE模式、SAME_EDGE模式 ODDR #( .DDR_CLK_EDGE("OPPOSITE_EDGE"), // "OPPOSITE_EDGE" or "SAME_EDGE" .INIT(1'b0), // Initial value of Q: 1'b0 or 1'b1，Q初始值 .SRTYPE("SYNC") // Se...
IDDR、ODDR、IDEALY2和ODELAY2详解
最新发布
m0_56222647的博客
03-24 2841
本文参考XILINX手册UG471。
iddr原语使用说明_Golang语言并发编程之同步原语与锁
weixin_39986027的博客
11-20 698
上一章中对于golang的常用关键字说明如下：1 for 和 range2 select3 defer4 panic 和 recover5 make 和 new接下来我们来对golang的并发编程进行说明，主要内容有：1 上下文 Context2 同步原语与锁3 定时器4 Channel5 调度器6 网络轮询器7 系统监控— — — — — — — — — — — — — — — — — — — ...
线程间同步互斥（4）信号量使用
关注我！带你一路 "狂飙" 到底！
07-31 881
接下来。来看一看信号量的使用。 概念部分： 信号量广泛用于进程或线程间的同步和互斥，信号量本质上是一个非负的整数计数器，它被用来控制对公共资源的访问。 编程时可根据操作信号量值的结果判断是否对公共资源具有访问的权限，当信号量值大于 0 时，则可以访问，否则将阻塞。PV 原语是对信号量的操作，一次 P 操作使信号量减１，一次 V 操作使信号量加１。 函数接口部分： #include <semaphore.h> // 初始化信号量 int sem_init(sem_t *sem, int
IDDR和ODDR探究
duanzw102的专栏
03-13 1129
SAME_EDGE_PIPELINED模式为了克服Q2在第一个时钟周期内无效的特点，将采样后数据输出的时间推迟了一个时钟周期，达到消除无效数据的目的，但缺点是付出了Q1输出数据延迟一个时钟周期的代价。这里，D为数据输入端；这样，将2路信号变为1路信号，将2 bit的单沿采样输入转换为1bit的双沿采样输出。共同之处是3种模式的输入采样时间是一致的，都是在上升沿采样的数据将输出到Q1，在下降沿采样的数据将输出到Q2。两种操作模式的输出方式是一致的，都是在上升沿输出D1的采样信号，在下降沿输出D2的采样信号。
千兆以太网（4）：发送——ODDR原语和Wireshark抓包工具
baidu_34971492的博客
05-13 1334
一、ODDR原语　　FPGA 传输的数据为单沿数据，而 PHY 传输的数据为双沿数据，所以FPGA 发送心跳包的最后需要使用 ODDR 原语将单沿数据转换为双沿数据。通常情况下 FPGA...
IDDR和ODDR使用
热门推荐
Kevin
02-16 1万+
IDDR和ODDR原语是针对7系列芯片使用，spand可以使用IDDR2和ODDR2 IDDR三种模式 OPPOSITE_EDGEMode 传统的输入DDR解决方案或OPPOSITE_EDGE模式是通过ILOGIC模块中的单个输入实现的。 数据在时钟的上升沿通过输出Q1提供给FPGA逻辑，在时钟的下降沿通过输出Q2提供给FPGA逻辑。 该结构类似于Virtex-6 FPGA实现。 图1 显示...
xilinx原语介绍及仿真之IDDR
weixin_50810761的博客
12-04 1488
IDDR将双沿采集信号转换为单沿传输的信号，掌握该原语的使用，了解7系列FPGA的IO布局，走线关系，及ILOGIC中触发器的使用，对ADC采集和千兆网传输都有帮助。
xilinx原语全程
07-27
Xilinx原语是指Xilinx FPGA中可用的特定硬件模块，用于实现特定功能的低级元件。这些原语通常由硬件描述语言（如Verilog或VHDL）编写，并且在FPGA中进行实例化和配置。以下是一些常见的Xilinx原语： 1. 基本逻辑门：包括AND门、OR门、NOT门等，用于实现基本的逻辑功能。 2. 寄存器：用于存储和保持数据，在FPGA中广泛使用。 3. 多路选择器：用于在多个输入之间选择一个输出。 4. 算术运算器：包括加法器、乘法器等，用于执行算术运算。 5. FIFO（First-In-First-Out）缓冲区：用于数据的存储和读取，通常在数据流处理中使用。 6. RAM（Random Access Memory）：用于存储大量数据，可以随机读写。 7. DSP（Digital Signal Processing）模块：用于高速数字信号处理，包括乘法器和累加器等功能。 这些原语可以通过Xilinx的开发工具（如Vivado）进行实例化和连接，从而实现所需的电路功能。通过使用Xilinx原语，可以更高效地实现各种应用，如数字信号处理、图像处理、通信等。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值