fpga电平约束有什么作用_FPGA时序约束理论篇之IO约束

最新推荐文章于 2021-06-19 11:42:19 发布

VIP文章 weixin_39947314

最新推荐文章于 2021-06-19 11:42:19 发布

阅读量469

点赞数

文章标签： fpga电平约束有什么作用

本文链接：https://blog.csdn.net/weixin_39947314/article/details/111664226

版权

I/O约束是必须要用的约束，又包括管脚约束和延迟约束。

管脚约束就是指管脚分配，我们要指定管脚的PACKAGE_PIN和IOSTANDARD两个属性的值,前者指定了管脚的位置,后者指定了管脚对应的电平标准。

在vivado中，使用如下方式在xdc中对管脚进行约束。

set_property -dict {
    PACKAGE_PIN AJ16  IOSTANDARD  LVCMOS18} [get_ports "led[0]"    ]

在Vivado规定，必须要指定管脚电平，不然在最后一步生成比特流时会出错。

除了管脚位置和电平，还有一个大家容易忽略但很容易引起错误的就是端接，当我们使用差分电平时比如LVDS，在在V6中我们使用IBUFDS来处理输入的差分信号时，可以指定端接为TRUE。

   IBUFDS #(
      .DIFF_TERM("TRUE"),       // Differential Termination
      .IOSTANDARD

关注