vivadohlsdsp_用Vivado-HLS实现低latency 除法器

本文引用地址：http://www.eepw.com.cn/article/201706/358171.htm

1 Vivado HLS简介

2创建一个Vivado-HLS工程

2.1打开Vivado HLS GUI

2.2创建新工程

在 Welcome Page, 选择Create New Project

2.3添加源文件

指定顶层需要综合的源文件名,并添加文件.

2.4添加测试文件

添加测试文件.

2.5创建solution

3 C Validation

4 C Synthesis. 13

5 Explore不同新的Solution. 15

1 Vivado HLS简介

Xilinx Vivado High-Level Synthesis (HLS)工具将C， C++，或者SystemC设计规范，算法转成Register Transfer Level(RTL)实现，可综合到Xilinx FPGA.

将DSP算法快速转到RTL FPGA实现将C至RTL时间缩短4倍基于C语言的验证时间缩短100倍RTL仿真时间缩短3倍

2创建一个Vivado-HLS工程2.1打开Vivado HLS GUI双击桌面上Vivado HLS GUI图标，或从Start