8分频verilog线_时钟分频系列——偶数分频/奇数分频/分数分频

IC君的第46篇原创文章 （欢迎关注公众号 icstudy）

大家在参加IC相关工作笔试或者面试的时候，经常会碰到类似的题目：

怎样用D触发器、与或非门组成二分频电路？

用D触发器实现3倍分频的Verilog描述？

任意切换1-8分频，且无论奇分频还是偶分频，占空比均为50%，写出verilog代码；

时钟分频电路（分频器）在IC设计中经常会用到，其目的是产生不同频率的时钟，满足系统的需要。比如一个系统，常规操作都是在1GHz时钟下完成，突然要执行一个操作涉及到模拟电路，所需时间是us量级的，显然用1GHz（周期是1ns）的时钟进行操作是不合适的。

时钟分频器电路可以分为数字分频器、模拟分频器和射频分频器等。数字分频器通过一个计数器来进行分频，权值为分频系数。模拟分频器就是一个频率分配器，用带阻带通实现。射频分频器也是滤波器原理，用带内外衰减，阻抗匹配实现。

这篇文章IC君就跟大家聊一聊数字分频器。对于精度不高的场合，数字分频器分出的时钟就可以满足要求。常用到数字分频器有2,4,6,8，……偶数分频，也会有3,5,7，9……奇数分频，甚至还会有8.7,11.2,6.432，……分数分频。