【UVM源码学习】uvm_pool

最新推荐文章于 2025-09-30 09:32:34 发布
原创 最新推荐文章于 2025-09-30 09:32:34 发布 · 6.3k 阅读 · 8 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文介绍了UVM中的两种池类：uvm_pool 和 uvm_object_string_pool。详细解释了它们的功能与用途，并列举了uvm_pool提供的核心方法，如获取、添加、删除项目等操作。


  uvm_pool.svh中实现了两个class，其一是uvm_pool，另一是在uvm_pool基础上派生出可通过字符串对动态关联数组进行索引的通用类uvm_object_string_pool。uvm中用到uvm_object_string_pool的地方有uvm_event_pool、uvm_barrier_pool等。

  uvm_pool直接派生自uvm_object，实现了一个动态关联数组的基类，可根据需求对稀疏数组进行定位、传递及存储。uvm_pool实现的主要方法有：

序号方法描述
1get_global_pool返回global pool，为空的话先new再返回
2get返回指定key的item，若item不存在先new再返回
3get_global返回global pool中指定key的item，若item不存在先new再返回
4add添加item到指定key中，若key的item已存在，则覆盖
5num返回pool中非重复key的item总数
6delete从pool中删除指定key的item，不存在key会报warning
7exist判断pool中是否存在指定key，存在返回1，不存在返回0
8first获取pool中第一个item的key，若pool为空返回0，非空返回1
9last获取pool中最后一个item的key，若pool为空返回0，非空返回1
10next获取pool中下一个item的key，若下一item不存在返回0，存在返回1
11prev获取pool中上一个item的key，若下一item不存在返回0，存在返回1
12get_type_name获取type_name
13do_copy先cast再copy
14do_print调用printer打印所有pool中所有key的item
UVM：同步通信元件
Starry__的博客
02-28 1058
目录1. uvm_event #(T = uvm_object)1.1. 方法例化与共享： `uvm_object_string_pool #(uvm_event#(T = uvm_object))::get_global(string key);`触发 与 重置： `trigger(T data = NULL)` 、`reset ();`回调函数： `pre_trigger()` 与 `post_trigger()`等待：`wait_trigger()` 、`wait_ptrigger()`与 `wait
UVM源码阅读（3）——uvm_pool/uvm_queue
qq_36119711的博客
12-14 906
Container类定义了参数化的数据结构，以实现比systemverilog更高效的数据共享：原因在于Container类之间的复制是基于reference的拷贝，而不是基于原始数据。uvm_queue #(T)和systemverilog中的queue类似； uvm_pool #(T)和systemverilog中的associative array类似 预定义 function 1. static function this_type get_global_pool; 获取全局唯一的p
UVM 1.2源码包-建议从官网下载不要钱
06-25
UVM Class Library Code for Release 1.2 UVM 1.2最新版本2014年6月release
UVM学习整理——附录（部分组件源码）
lizhao_yang_的博客
11-27 2358
附录二部分组件源码 1.Driver和Sequencer Driver和Sequencer之间的握手机制：Driver的seq_item_port和Sequencer的seq_item_export： uvm_driver的源代码： uvm_sequencer的源代码： Driver中的seq_item_port和Sequencer的seq_item_export的连接方式（和普通的TLM端口类似）： 如果不想使用自带的成员变量，想加入改动，也可以由uvm_component来.
【验证技能树】UVM 源码解读02 -- UVM 框架鸟瞰
qq_45869788的博客
09-30 848
摘要： UVM通过面向对象设计、事务层抽象(TLM)、工厂模式和覆盖率驱动构建验证框架。其类层次分为uvm_object（数据对象）和uvm_component（组件树与生命周期），分别支持事务建模和验证环境构建。源码按功能模块化，核心机制（工厂、Phase、TLM等）集中在base/目录，标准组件位于comps/。UVM实现了四大设计模式： OOP：通过uvm_object/uvm_component的继承与虚函数提供扩展点； 工厂模式：由uvm_factory和宏（如uvm_object_utils）实
UVM资源池之uvm_pool
liuwei848的博客
11-19 2183
class uvm_pool #(type KEY=int,T=uvm_void) extends uvm_object 资源类是一个参数类，每一个特定类型的资源类（参数类型确定的话）采用single模式，全局唯一 资源类中核心的是联合数组 T pool [KEY]; 两个核心的静态方法 1：get_global_pool:获取全局唯一的pool(资源池) 2...
UVM中关于资源池uvm_pool的理解
weixin_40570952的博客
04-16 1817
UVM中uvm_Pool的使用场景
uvm_event, uvm_event_pool
weixin_44526273的博客
10-24 1172
关于uvm_event的使用，最大的好处是摆脱了system Verilog中对event使用时必须按照路径引用的办法，而在uvm中只需要将 uvm_event放到 uvm_event_pool中即可，这在进行移植验证环境时，是非常便利的事情，并且我们在使用时，也不需要关心event的路径，只需要从event_pool中get到这个event就可以了。uvm_event_pool是一个管理uvm_event对象的池。uvm_event和uvm_event_pool是UVM中用于实现事件和事件池的两个类。
UVM_Class_Reference_Manual_1.2_UVM_Class_reference_uvm1.2_
10-04
10. **环境构建**：UVM提供了顶级的`uvm_test`类，作为验证环境的入口点，它负责初始化和结束验证环境，并通过`run_phase`方法启动验证流程。 通过深入学习《UVM Class Reference Manual 1.2》，工程师可以掌握如何...
FIFO_UVM_VIP.zip_FIFO验证sv_UVM_uvm 代码_如何验证fifo_异步fifo验证
07-14
用uvm验证方法学验证异步fifo，文件包括异步FIFOrtl代码和uvm组件
uvm源代码包括uvm开发的基本code
07-05
uvm开发源代码包括uvm开发的基本code，能够给开发者提供帮助
uvm_1.1d源码
08-19
uvm1.1d源码，截止2013.08.19最新版本
uvm1.2源码
01-21
最新的uvm1.2源代码，深入学习uvm验证最佳的资料。
UVM源代码
kaizigege521的博客
11-10 1295
UVM源代码
UVM源码学习笔记
weixin_60687833的博客
08-28 2473
无
【UVM源码学习】uvm_object
MangoPapa
12-11 6110
  uvm_object，直接从uvm_void扩展而来，是uvm库中唯一一个扩展自uvm_void的类，所有uvm类都直接或间接派生自uvm_object。uvm_object类中主要实现了读写object name、获取数据类型、数据打包/比对/复制等function。 序号 方法 描述 1 reseed 重新为随机数生成器分配seed，默认采用uvm seed生成机制，即将type_name & inst_name传递给uvm_create_random_seed，生成的see
【UVM实战】一个简单的UVM验证平台（源码）
Laplace2008
01-05 4112
本文以《UVM实战》实战中源代码为例，介绍了UVM验证平台的搭建过程，了解各个组件的构成及UVM整体框架。
UVM源码入门学习路线
Null
10-13 666
是一个非营利的行业联盟，旨在为半导体和电子设计自动化 (EDA) 行业开发、支持和推动设计与验证标准。，SystemC等UVM源码入门学习接下来就该出发点分以下2个问题简要阐述UVM源码学习入线：1️⃣ 获取UVM源码2️⃣ 学习UVM源码。
uvm中 uvm_analysis_imp_decl
最新发布
10-15
<think>我们正在讨论UVM中的`uvm_analysis_imp_decl`宏。根据提供的引用，这个宏主要用于解决当同一个组件需要实现多个analysis imp端口时，每个端口都需要一个独立的write函数的问题。下面我将详细解释它的原理和使用方法。 ### 问题背景 在UVM中，`uvm_analysis_port`可以连接到多个`uvm_analysis_imp`，但是每个`uvm_analysis_imp`在组件内部都需要一个write方法。如果组件需要多个analysis imp端口（例如，接收来自多个来源的数据），那么这些端口都会调用同一个write方法，这会导致冲突。 ### `uvm_analysis_imp_decl`宏的作用 这个宏通过为每个imp端口生成一个带有特定后缀的类来解决上述问题。这样，每个imp端口都有自己独立的write方法（方法名由write和指定的后缀组成）。 ### 使用方法 1. **声明后缀**：使用`uvm_analysis_imp_decl`宏声明一个或多个后缀。每个后缀将生成一个新的imp类。 2. **定义imp端口**：在组件中，使用生成的带有后缀的imp类来定义多个imp端口。 3. **实现write方法**：在组件中，为每个imp端口实现对应的write方法，方法名为`write_后缀`。 ### 示例代码 假设我们有一个组件需要两个analysis imp端口，分别用于接收监视器（monitor）和模型（model）的数据。 ```systemverilog // 声明两个后缀：_monitor和_model `uvm_analysis_imp_decl(_monitor) `uvm_analysis_imp_decl(_model) class my_component extends uvm_component; // 定义两个imp端口 uvm_analysis_imp_monitor #(my_transaction, my_component) mon_imp; uvm_analysis_imp_model #(my_transaction, my_component) mdl_imp; function new(string name, uvm_component parent); super.new(name, parent); mon_imp = new("mon_imp", this); mdl_imp = new("mdl_imp", this); endfunction // 实现两个不同的write方法 function void write_monitor(my_transaction tr); // 处理来自monitor的数据 endfunction function void write_model(my_transaction tr); // 处理来自model的数据 endfunction endclass ``` ### 原理解析 宏`uvm_analysis_imp_decl`展开后会生成一个新的类，该类继承自`uvm_analysis_imp`，并重写了write方法，使其调用组件中对应后缀的write方法。 例如，`uvm_analysis_imp_decl(_monitor)`会生成类似如下的类： ```systemverilog class uvm_analysis_imp_monitor #(type T=int, type IMP=uvm_component) extends uvm_analysis_imp; `uvm_analysis_imp_utils(T) function void write(input T t); IMP imp; if (!$cast(imp, m_imp)) `uvm_fatal(...) imp.write_monitor(t); endfunction endclass ``` 这样，当端口`mon_imp`的write被调用时，实际上会调用组件中的`write_monitor`方法。 ### 注意事项 1. 每个后缀必须是唯一的，通常使用下划线开头。 2. 组件中实现的write方法必须与后缀完全匹配（包括大小写）。 3. 这种方法只适用于analysis imp端口，因为只有analysis端口支持一对多的连接。 ### 应用场景 - 当组件需要接收来自多个分析端口的数据，并且需要区分数据来源时。 - 在scoreboard中可能需要接收多个agent的监测数据。 ### 总结 使用`uvm_analysis_imp_decl`宏可以优雅地解决同一个组件中多个analysis imp端口需要独立write方法的问题。通过为每个imp端口定义不同的后缀，并在组件中实现对应的write方法，可以清晰地处理不同来源的数据[^3][^4]。 §§相关问题§§ 1. `uvm_analysis_imp`端口与普通`uvm_analysis_port`端口有何区别？ 2. 如何在UVM中实现多个analysis_port的连接？ 3. 除了`uvm_analysis_imp_decl`，还有哪些方法可以处理多个imp端口？ </think>### UVM中`uvm_analysis_imp_decl`宏详解 `uvm_analysis_imp_decl`是UVM中用于解决TLM通信中端口冲突的关键宏，特别适用于需要处理多路分析端口(analysis port)的场景。 #### 核心问题与解决方案 1. **问题本质** 当组件需要接收多个analysis port数据时： - 标准`uvm_analysis_imp`端口强制使用`write()`方法名 - 多个端口会冲突调用同一个`write()`方法[^3][^4] 2. **宏的作用** ```systemverilog `uvm_analysis_imp_decl(SUFFIX) ``` - 创建带后缀的新端口类：`uvm_analysis_imp_SUFFIX` - 自动生成对应的`write_SUFFIX()`方法名[^2][^3] #### 工作原理解析 通过宏声明创建新的端口类结构： ```systemverilog // 宏展开后的伪代码 class uvm_analysis_imp_SUFFIX #(type T=uvm_object) extends uvm_analysis_imp; virtual function void write(input T t); m_imp.write_SUFFIX(t); // 自动重定向到后缀方法 endfunction endclass ``` 当端口被调用时，自动路由到组件中的`write_SUFFIX()`方法[^1][^4]。 #### 完整使用示例 ```systemverilog // 1. 声明两个不同后缀 `uvm_analysis_imp_decl(_mon) `uvm_analysis_imp_decl(_ref) class my_scoreboard extends uvm_component; // 2. 实例化带后缀的端口 uvm_analysis_imp_mon #(trans_type, this_type) mon_imp; uvm_analysis_imp_ref #(trans_type, this_type) ref_imp; function void build_phase(uvm_phase phase); mon_imp = new("mon_imp", this); ref_imp = new("ref_imp", this); endfunction // 3. 实现后缀方法 function void write_mon(trans_type t); // 处理来自monitor的数据 endfunction function void write_ref(trans_type t); // 处理来自reference model的数据 endfunction endclass // 连接示例 env.monitor.ap.connect(scoreboard.mon_imp); env.ref_model.ap.connect(scoreboard.ref_imp); ``` #### 典型应用场景 1. **Scoreboard设计** - 同时连接DUT监测数据和参考模型数据 - 不同后缀区分数据源：`_dut_mon`和`_ref_model` 2. **多协议处理** ```systemverilog `uvm_analysis_imp_decl(_eth) `uvm_analysis_imp_decl(_pcie) ``` 在同一个组件中处理以太网和PCIe协议事务 3. **多通道采集** 在图像处理验证中区分不同颜色通道： ```systemverilog `uvm_analysis_imp_decl(_red) `uvm_analysis_imp_decl(_green) `uvm_analysis_imp_decl(_blue) ``` #### 注意事项 1. **命名规范** - 后缀建议使用`_<功能>`格式（如`_packet`） - 避免使用数字后缀（`_imp1`不易维护） 2. **连接限制** - 仅适用于**analysis port**（广播式通信） - 不适用于阻塞/非阻塞端口[^4] 3. **实现要求** - 组件中必须实现`write_<suffix>()`方法 - 方法签名必须匹配：`function void write_<suffix>(T t)` > 该宏本质是通过元编程生成特定端口类，解决了UVM组件中多analysis端口的方法名冲突问题，是构建复杂验证环境的基础工具[^2][^3]。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

MangoPapa

请作者喝瓶可乐吧

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值