JESD204B接口调试【开篇】

已于 2023-03-04 23:42:33 修改
阅读量738 收藏 6
点赞数
分类专栏： JESD204B接口 文章标签： fpga开发
于 2022-11-03 00:24:22 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_40527849/article/details/127662050
版权
本系列文章主要研究JESD使用的相关问题，首先对JESD204B协议的基础知识进行简要介绍，并通过AD9625和Xilinx 609T FPGA硬件平台，介绍一种典型的JESD204B使用场景；并在此应用结构的基础上，对Xilinx JESD204B IP的配置、官方例程进行介绍，以便更深一步理解JESD204B接口的使用；最后基于实际板卡的硬件设计，进行RTL代码设计、仿真、调测；
摘要由CSDN通过智能技术生成

本系列文章主要研究JESD使用的相关问题，首先对JESD204B协议的基础知识进行简要介绍，并通过AD9625和Xilinx 609T FPGA硬件平台，介绍一种典型的JESD204B使用场景；并在此应用结构的基础上，对Xilinx JESD204B IP的配置、官方例程进行介绍，以便更深一步理解JESD204B接口的使用；最后基于实际板卡的硬件设计，进行RTL代码设计、仿真、调测；

整个系列共分为四节，具体内容安排如下：

1.JESD204B基础知识

2.JESD204B应用结构—基于AD9625

3.JESD204B调试之IP配置

最低0.47元/天 解锁文章
傅里叶的FPGA
关注
  • 0
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
JESD204接口调试总结——Xilinx JESD204B IP testbench解析
gzy0506的博客
11-04 1万+
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 JESD204接口调试总结——Xilinx JESD204B IP testbench解析IP核配置testbench工程部分代码解读 IP核配置 1、IP核为接收功能 2、LMFC buffer设定为最大 3、4条lane 4、sysref下降沿采样 （前面的帖子有说明为什么下降沿） 1、选择第二种，保持更大灵活性（不然更多的功能被包在了IP核中） 1、SYSREF always 前面博文有介绍 2、不开扰码 3、F K参数与外面
JESD204B调试记录（AD9164 5G采样率，12.5G线速率）
qq_42098653的博客
06-14 2112
JESD204B调试记录（AD9164）
JESD204B接口调试记录3 - 总结
shuwei1990的博客
01-12 3642
FPGA, Vivado, Xilinx, JESD204B, fsx4, LMK04828, AD9689
太速科技-基于XC7V690T的12路光纤PCIe接口卡
Orihard_的博客
06-03 520
基于XC7V690T的12路光纤PCI-E接口卡，用于实现多通道高速光纤数据接收和发送，板卡兼容PCIe 2.0和PCIe 3.0规范，利用PCI-E Switch PEX 8748实现FPGA芯片与计算机的通信，计算机与板卡接口处提供PCI-e 16速接口，FPGA与Switch PEX 8748提供3组 PCI-E3.0 X8速接口 ，单条链路速率最高支持8Gbps。通过PCIe Switch，FPGA例化三个PCI-E 3.0 X8 速的设备，每个PCI-E设备可以与计算机发起DMA，共计3组。
《FPGA调试记录》关于DAC-FPGA JESD204B接口调试
qq_32353821的博客
05-31 3884
项目场景： AD9176 mode10调试记录 问题描述 调试AD9176的过程中发现有时FPGA与DAC之间的JESD204B建链正常，但是出现了偶尔重新加载bit或者重启硬件后出现输出不正常的现象。如图1，此时DAC NCO配置为1.8GHz，FPGA产生的信号频率为9MHz。在频谱中显示出现多个峰值信号。 在此状态下，FPGA与DAC之间的JESD204B建链正常，sync信号稳定输出高电平，且通过ILA触发采集Sync信号沿变化时，始终无触发。 原因分析： 由于jesd204B接口sync信
JESD204B调试记录（AD9164 基带IQ1.5G采样率，7.5G线速率，2xNRZ输出采样率达12G）
qq_42098653的博客
07-04 1184
JESD204B调试记录（AD9164 12G采样率，7.5G线速率）
JESD 204B 调试手册
m0_59692171的博客
01-14 398
摘 要 JESD 204B 接口是高速信号传输普遍采用的接口，其被广泛的运用在高速的 AD/DA 等核心器件中。JESD204B 接口所能支持的数率和容量已经成为衡量一个器件的关键性指标，同时 JESD 在实际运用中的调试和验 证已经成为了研发任务中一条关键路径，其在一定程度上将直接影响着整个项目的调试进度。因此，深度掌握 JESD204B 原理，调试方法已成为研发工程师和现场运用支持工程师的基本技能。
JESD204B应用指南 ADI官方文档《JESD204B-Survival-Guide》中文版 JSED204B详细使用说明
07-08
JESD204B是一个高速串行接口标准，由JEDEC固态技术协会制定，主要用于高速数据转换器（如ADCs和DACs）与数字信号处理器（DSPs）或FPGAs之间的通信。这个标准旨在提高系统性能，减少信号完整性问题，并降低系统成本。...
JESD204b JESD204c 中英协议.rar
04-27
JESD204B和JESD204C是两项由JEDEC固态技术协会制定的标准，用于高速数字接口，特别是在高性能数据转换器和系统级芯片（SoC）之间的数据传输。这两个标准对于现代通信、雷达、成像和其他需要高速、高精度信号处理的...
JESD204B链路调试方案
01-03
JESD204B链路调试方案 JESD204B是一种高速的串行数据传输标准，主要应用于高速AD/DA转换器领域。该标准定义了高速数据传输的协议、时钟恢复、数据编解码等技术规范。 JESD204B链路调试方案概述 JESD204B链路调试...
VHDL实现JESD204B，包括testbench测试文件及仿真
07-02
VHDL实现JESD204B，包括testbench测试文件及仿真 VHDL实现JESD204B，包括testbench测试文件及仿真
JESD204B调试手册
02-22
JESD204B 接口所能支持的数率和容量已经成为衡量一个器件的关键性指标，同时JESD在实际运用中的调试和验 证已经成为了研发任务中一条关键路径，其在一定程度上将直接影响着整个项目的调试进度。因此，深度掌握 JESD...
vivado JESD204B ip核使用例程
06-21
在本例程中，我们关注的是JESD204B IP核的使用，这是一种高速串行接口标准，广泛应用于数据采集和信号处理系统。 JESD204B标准是Joint Electron Device Engineering Council (JEDEC)制定的，旨在提高数字信号的传输...
ADI评估板EVAL-AD9174开发记录---下
weixin_43813325的博客
04-07 3215
1、概述 DAC正常工作的前提是电源以及时钟稳定工作，因此需要首先配置锁相环，根据ADI评估板EVAL-AD9174开发记录—上的时钟需求配置出需要的时钟频率，待时钟锁定后配置dac内部锁相环，NCO，jesd模式等寄存器，待dac配置完成后实现与FPGA之间数据link。 2、HMC7044配置 2.1、接口驱动 时钟接口代码由ROM配置模块、操作维护配置模块和SPI接口组成。其中ROM配置模块用于存储时钟和时钟的上电配置数据；操作维护配置接口则用于接收从操作维护接口送入的配置数据，并转换为SPI接口所
ADC-JESD204B接口调试记录
weixin_43813325的博客
05-27 9643
调试 JESD调试时比较容易出问题的地方： 1、ADC配置： 2、时钟： ①外时钟： GTH参考时钟、jesd core时钟、sysref参考时钟 ②内时钟： drp时钟 3、复位：时钟锁定->ADC配置完成->JESD复位，JESD复位有以下三个，其中rx_reset为jesd core 和phy core复位，axi_reset为axi配置总线复位，rx_aresetn为输出标志复位完成。 后面补个图吧好抽象。。。。 问题描述 根据前面所述，ADC配置完成后首先进入CGS阶段。这时会发送连
掌握JESD204B（二）–AD6676的调试
Xxx_Capture的博客
02-25 3656
掌握JESD204B（二）–AD6676的调试配置部分时钟芯片HMC7044配置HMC7044芯片说明AD芯片AD6676JESD204B接口配置JESD PHY配置JESD配置数据接收部分 配置部分 时钟芯片HMC7044配置 HMC7044芯片说明 HMC7044芯片框图： 本项目中使用的芯片模式为外时钟（输入100MHz晶振），PLL1使能模式，VCO频率为2400MHz；时钟配置关系如下： a) 输入至AD的时钟都配置为VCO的12分频200MHz; b) 输入至AD的SYS_REF都配置为VCO
2.JESD204B应用结构—基于AD9625
weixin_40527849的博客
11-03 617
AD9625集宽输入带宽、高采样速率和出色的线性度等特性于一身，非常适合于频谱分析仪、数据采集系统以及各式军工电子应用，比如雷达和干扰/抗干扰措施等。
FPGA之JESD204B接口——总体概要 实例上
热门推荐
u013184273的博客
12-15 1万+
JESD204B IP CORE结构 JESD204B支持速率高达12.5Gbps，IPcore可以配置为发送端（如用于DAC）或接收端（如用于ADC），每个core支持1-8 lane数据，若要实现更高lane的操作需要通过multi cores实现。 JESD204B transmitter 主要包含以下功能模块 1、AXI4-STREAM数据流接口； 2、TX lane逻辑模块包括： - 加扰； - 插入对齐参数； - ILAS序列生成； 3、TX计数器； 4、JESD204B PHY； 5、RPA
[米联客-安路飞龙DR1-FPSOC] FPGA基础篇连载-15 SPI接收程序设计
最新发布
米联客(milianke)
07-16 564
SPI（串行外围设备接口）通信协议是一种广泛应用于各种设备的高速、全双工、同步通信总线。其驱动程序设计围绕SPI_CLK和SPI_RX接收数据总线的时序展开，支持四种工作模式：CPHA=0 CPOL=0、CPHA=1 CPOL=0、CPHA=0 CPOL=1和CPHA=1 CPOL=1。其中，CPHA决定接收器的数据采样时钟位置，CPOL则设置SPI_CLK的初始电平。SPI协议在硬件设计中非常重要，特别是在需要高速和可靠性的应用中，例如FPGA的配置和外围设备的通信。
jesd204b接口
07-27
JESD204B接口是一种用于高速数据传输的串行接口标准。它适用于在数据转换器和数字信号处理器等设备之间传输数据。JESD204B标准定义了物理层、数据链路层和传输层的规范，以实现可靠和高效的数据传输。 在JESD204B接口中，数据以高速串行方式传输，并且通过多路复用技术将多个数据流合并到一个传输通道中。这种方式可以减少所需的引脚数量，降低系统复杂度，并提高数据传输效率。 JESD204B接口还支持时钟和同步信号传输，以确保各个设备之间的数据同步。此外，该接口还提供了错误检测和纠正机制，以增强数据传输的可靠性。 总的来说，JESD204B接口是一种高速、可靠的串行接口标准，适用于要求高速数据传输的应用领域，如无线通信、雷达、医疗成像等。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值