Verilog 读写emmc问题？

最新推荐文章于 2024-07-12 20:55:38 发布

FPGAian

最新推荐文章于 2024-07-12 20:55:38 发布

阅读量2.9k

点赞数 1

分类专栏：技术问题文章标签： emmc FPGA

本文链接：https://blog.csdn.net/weixin_40879253/article/details/85253762

版权

技术问题专栏收录该内容

2 篇文章 0 订阅

订阅专栏

我在写Verilog读写emmc芯片，采用的是1bit数据位的SDR模式传输，发送CMD8指令，有EXT-CSD寄存器值输出，实际写入数据后，回复CRC校验为010，标示写入正确，但是在读取数据时，发送CMD16和CMD17后，数据DAT0只是拉低，没有数据输出，为什么？求大神指导！

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

FPGAian

关注关注

1
点赞
踩
1

收藏

觉得还不错? 一键收藏
1
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

专栏目录

eMMC Verilog仿真模型

06-04

eMMC Verilog仿真模型，用于FPGA eMMC 控制器仿真测试，支持e-MMC 4.51，是开发FPGA　eMMC controler 的测试仿真模型。

eMMC仿真模型Verilog

04-17

用于FPGA开发eMMC存储芯片的仿真模型，事半功倍，代码是Veriog语言的..

1 条评论您还未登录，请先登录后发表或查看评论

FPGA EMMC HS400模式verilog驱动开发

jingjiankai5228的博客

04-18

7553

待更新。。

eMMC规范 - 寻址/信息寄存器/总线协议/时序图/速度模式

最新发布

weixin_43604927的博客

07-12

793

e•MMC 规范的早期实现（至 v4.1 的版本）是采用 32-bit 域实现字节寻址的。这种寻址机制允许最大 2 GB 的 e•MMC 容量。为了支持更大的容量，寻址机制升级到支持扇区寻址（ 512B 扇区）。对所有容量大于2 GB 的设备应使用扇区地址。要确定所用的寻址模式，主机应读取 OCR 寄存器的 bit [30:29]

FPGA-Verilog模块库07：eeprom读写驱动

Tiso666的博客

05-06

985

也希望阿空模块库的各个参数化模块能像一块块积木一样，帮助各位热爱FPGA的小伙伴们搭建起来自己的逻辑电路城堡！本次我们介绍了我们模块库里的eeprom读写驱动功能，下次如果我们做了页读写模块再来向小伙伴们继续分析。写FPGA参数化模块，阿空是很认真的，也希望这份认真可以帮助到更多热爱FPGA的小伙伴。CSDN上的解说文档主要是向购买了模块库的小伙伴对各个模块的使用介绍和答疑。

eMMC

baibu1411的博客

07-25

225

eMMC 转载于:https://www.cnblogs.com/widic/p/9365888.html

idt71v416s10/ISSI IW6151216 SRAM Verilog 仿真模型

12-03

* Module Name: idt71v416s10 * Description: 256Kx16 10ns Asynchronous Static RAM * Notes: This model is believed to be functionally accurate. 适用于ISSI的 IW6151216系列异步SRAM

xilinx zynq emio 接emmc问题总结.rar 根据实战总结

06-04

此外，编写测试脚本和程序以验证EMMC的读写功能和性能也很重要。 7. **驱动程序开发**：在软件层面，需要为EMMC控制器编写驱动程序，使其与Linux内核或其他操作系统兼容。这包括初始化、命令发送、数据传输等功能，...

emmc.rar_VHDL/FPGA/Verilog_Verilog_

08-09

EMMC协议基于MMC（MultiMediaCard）协议，由多个命令集组成，包括初始化、读写数据、设置块大小、错误处理等。它支持高速数据传输，且具备多级电压和速度配置，能适应不同应用场景的需求。协议的核心部分包括命令...

verilog emmc

07-22

eMMC控制器负责管理和控制eMMC存储器的读写操作。Verilog可以用于描述控制器的状态机、数据传输协议、时序、数据缓冲和错误检测等功能。基本上，eMMC控制器由两个主要部分组成：主机接口和存储器接口。主机接口与...

FPGA驱动eMMC系列(三)-----命令的发送与接收

weixin_44678052的博客

10-13

2951

本篇文章，将介绍如何编写命令的发送，与响应的接收，这部分代码，这部分代码。对应所以模式而言，发送与接收的时序都是一样的，所以这部分代码对应所以的eMMC而言，都是通用的。先来看一下整体的框图，命令模块下包括发送与接收，还是比较容易的。关注微信公众号FPGA之旅回复eMMC代码V1获取完整工程，目前支持高速和HS200.HS400有点问题，可能是我PCB的问题。FPGA驱动eMMC系列(二)-------上电初始化FPGA驱动eMMC系列(一)-------简介。

spi flash verilog simulation model仿真模型

12-24

针对numonyx型号：N25Q128系列的spi flash，提供datasheet、verilog仿真模型、仿真用例、仿真脚本，仿真脚本可在modelsim和ncsim下使用。

Verilog Compiler Simulator(VCS)仿真指南

04-27

详细的介绍了VCS的仿真过程，对于想学习verilog综合软件的人来说，这是一个不过说明文档。

EMMC

Sam 的专栏

08-12

853

dd if=dev/zero of=/data/1.bin bs=4096 count=200000

FPGA挂载EMMC IP源码 ZYNQ PL端读写EMMC IP 最大52MB吞吐率（8bit）支持1/4/8/bit

m0_74694439的博客

10-25

623

ZYNQ PL端读写EMMC IP。FPGA挂载EMMC IP源码。最大52MB吞吐率（8bit）支持1/4/8/bit。浪里个浪里个浪001。

1. Verilog的运行方式 - 模型 + 测试 (Epicsim/Iverilog)

weixin_47747015的博客

05-24

2242

1.Verilog的运行方式1.0 verilog模型框架1.1 电路模型1.2 逻辑门模型1.3 行为模型2.0 verilog仿真框架2.1 测试框架3.0 合并模型和测试框架3.1 连接3.2 测试数据4. 注意的点4.1 input, output4.2 reg/wire4.3 ;和begin/end4.4 时序#4.5 $display 1.0 verilog模型框架 Verilog是一门可以来描述硬件的语言。硬件有几个层面：物理 - 材料的模型，如半导体，化学等等电路 - 场效管/晶体管

【正点原子FPGA连载】第十五章eMMC读写测试实验摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Vitis开发指南

weixin_55796564的博客

02-24

4159

eMMC的英文全称是Embedded Multi Media Card，即嵌入式多媒体卡（又叫嵌入式存储卡），eMMC是MMC协会所订立的内嵌式存储器标准规格，主要是针对手机或者平板电脑为主，是一种非易失性的存储器件。eMMC采用统一的MMC标准接口，把高密度的NAND Flash以及Device Controller（也叫Flash控制器）封装在一颗BGA芯片中，从而减少了对PCB主板空间的占用。

FPGA驱动eMMC系列(一)-------简介

luoganttcc的博客

11-17

1327

由于项目需要使用到eMMC存储器，所以特地的去学习了一下。在网上也找了许多资料，但大多是介绍性的，以及对文档的翻译，没能很好的讲解如何从零编写Verilog代码来控制eMMC。看了很多文章，但大多大同小异，还是无从下手。故在这里分享我的学习例程，教大家如何编写eMMC驱动，以使用为主，至于一些理论和不相关就不作介绍了，同时可以作为参考，避免踩坑，同时欢迎大家与我交流，共同进步。本例基于JESD84-B50手册进行学习，也就是eMMC5.0，目前最新的好像是eMMC5.1,但差距应该不大。

eMMC介绍

Bloom and Grow

01-09

2532

eMMC 目录简介优点结构应用发展趋势协会简介简介　　eMMC (Embedded MultiMediaCard) 为MMC协会所订立的内嵌式存储器标准规格，主要是针对手机产品为主。eMMC的一个明显优势是在封装中集成了一个控制器，它提供标准接口并管理闪存，使得手机厂商就能专注于产品开发的其它部分，并缩短向市场推出产品的时间。这些特点对于希望通过缩小光刻尺寸和降低成本的NAN

Verilog 读写flash代码怎么写？

05-25

然后，根据Flash的规格书，编写Verilog代码实现Flash的读写操作。以下是一个简单的Verilog读写Flash的代码示例： ``` module flash_controller( input wire clk, input wire rst, input wire [23:0] addr, ...