FPGA上电过程

FPGA上电过程
（1） 上电，FPGA所有供电电压到达推荐电压后，包括VCCPGM和VCCPD，Config_done和nStatus为低电平。在所有供电电压到达推荐电压之前nConfig保持低电平。所有I/O管脚连接到内部上拉电阻，清空配置RAM。VCCPGM为配置输入buffer供电，不与普通I/O buffers共用，在配置过程中，配置引脚的供电与I/O供电相互独立，VCCPGM为nCE、Config_done、nStatus、nConfig等信号供电。VCCPD给专用下载引脚供电，JTAG引脚（TCK,TMS,TDI,TDO），VCCPD的电压可以是2.5V，3.0V，3.3V。如果JTAG引脚所在的BANK的VCCIO电压是2.5V，VCCPD电压必须是2.5V；如果VCCIO电压是3V，VCCPD电压必须是3V或者3.3V; 如果VCCIO电压是3.3V，VCCPD电压必须是3.3V。
（2） 复位POR过程，FPGA上电后经过一个POR后才开始整个配置流程。POR过程中Config_done、nStatus和nConfig均为低电平。复位过程完成后nConfig，nStatus为高电平，Config_done为低电平，FPGA开始配置。
（3） 配置过程，将配置信息写入到FPGA中，配置完成后Config_done为高电平。
（4） 初始化加载过程，FPGA初始化内部逻辑和寄存器，使能I/O引脚。初始化完成后Init_done为高电平。
（5） 执行用户模式。
（6） 配置失败处理。配置失败时，nStatus低电平，Config_done也是低电平。如果设置使能Auto-restart configuration after error，配置失败时，会自动重新配置。手动重新配置时，可以通过监测nStatus低电平，判断是否配置失败，将nCONFIG信号拉低Tcfg时间，Tcfg>2us。
（7） 在正常用户模式下，nCONFIG信号是用来初始化重配置的。当nCONFIG 脚被置低大于2us后，初始化进程就开始了。
（8） 如果使用FPGA一个管脚与nCONFIG管脚相连，需要考虑nCONFIG管脚低电平时间大于2us。
（9） VCCPD是给I/O预驱动器和JTAG提供电压。给I/O预驱动器供电增加输出管脚的驱动能力。所有BANK的VCCIO和VCCPD需保持一致。即当VCCIO的 电压小于等于2.5V时，VCCPD必须是2.5V，当VCCIO的电压是3.0V时，VCCPD必须是3.0V或者3.3V，当VCCIO的电压是3.3V时，VCCPD必须是3.3V。设计时需注意JTAG管脚（TDO、TDI、TMS）的上拉电压是BANK 3A区的VCCPD，因为JTAG管脚在BNAK 3A。