XILINX FPGA管脚说明

零度随想

于 2024-10-02 18:27:45 发布

阅读量373

点赞数 3

文章标签： fpga开发

本文链接：https://blog.csdn.net/weixin_41230430/article/details/142683497

版权

1. 用户IO引脚（IO_LXXY_#）

IO_LXXY_#：这是用户可用的IO引脚。XX代表某个Bank内唯一的一对引脚，Y=[P|N]代表对上升沿还是下降沿敏感，#代表Bank号。

2. 多功能引脚（IO_LXXY_ZZZ_#）

IO_LXXY_ZZZ_#：这些引脚在用户IO的基础上添加了额外的功能，如配置数据口（Dn）、地址线（An）、唤醒引脚（AWAKE）、主/从输入输出（MOSI_CSI_B_MISO0）、片选信号（FCS_B、CSO_B）、BPI flash控制信号（FOE_B、FWE_B）、配置状态指示（LDC、HDC）、PCI设计信号（IRDY1/2、TRDY1/2）、忙信号（DOUT_BUSY）、读写控制（RDWR_B_VREF）、上拉使能（HSWAPEN）、初始化信号（INIT_B）、挂起控制（SCPn）、配置模式选择（M0、M1）、配置时钟（CCLK、USERCCLK）、全局时钟（GCLK）、参考电压（VREF_#）等。

3. 多功能内存控制引脚

M#DQn：内存控制数据线。
M#LDQS/M#LDQSN、M#UDQS/M#UDQSN：内存控制器低/高数据选通脚。
M#An、M#BAn：内存控制器地址线和Bank地址。
M#LDM/M#UDM：内存控制器低位/高位掩码。
M#CLK/M#CLKN：内存控制器时钟及其反相。
M#CASN/M#RASN：内存控制器行/列地址选通。
M#ODT：内存控制器外部内存的终端信号控制。
M#WE：内存控制器写使能。
M#CKE：内存控制器时钟使能。
M#RESET：内存控制器复位。

4. 专用引脚

DONE_2：配置完成指示/延迟启动输入。
PROGRAM_B_2：低电平异步复位逻辑。
SUSPEND：电源保护挂起模式控制输入。
TCK、TDI、TDO、TMS：JTAG边界扫描相关引脚。

5. 保留引脚

NC：未连接或未使用的引脚。
CMPCS_B_2：保留引脚，通常不接或连接到VCCO_2。

6. 其它引脚

GND：接地引脚。
VBATT：RAM内存备份电源（在某些情况下可不接）。
VCCAUX：辅助电路电源引脚。
VCCINT：内部核心逻辑电源引脚。
VCCO_#：输出驱动电源引脚（#代表不同的Bank或电压域）。

综上所述，FPGA的引脚种类繁多，每种引脚都有其特定的功能和用途。在设计和使用FPGA时，需要仔细了解并正确配置这些引脚，以确保FPGA能够正常工作并满足应用需求。

IO_LXXY_ZZZ_# 多功能引脚在FPGA中扮演着非常重要的角色，它们不仅具备基本的用户IO功能，还根据ZZZ的不同组合，添加了多种特定的功能。以下是对这些多功能引脚功能的详细解释：

基本功能

IO功能：作为普通的用户IO引脚，可以用于输入输出信号。

扩展功能（根据ZZZ的组合）

数据口功能（Dn）：
- 在SelectMAP或BPI模式下，D[15:0]被配置为数据口，用于数据传输。
- 在从SelectMAP读反馈期间，如果RDWR_B=1，这些引脚变成输出口，输出反馈数据。
- 配置完成后，这些引脚恢复为普通的用户IO引脚。
特定数据引脚功能（D0_DIN_MISO_MISO1, D1_MISO2, D2_MISO3）：
- D0：在并口模式下是数据的最低位；在Bit-serial模式下是信号数据的输入；在SPI模式下是主输入或从输出；在SPI2或SPI4模式下是SPI总线的第二位（MISO1）。
- D1和D2：在并口模式下是数据总线的低位；在SPI*4模式下，D1变为MISO2，D2变为MISO3，分别是SPI总线的最高位（MSBs）。
地址引脚功能（An）：
- 在BPI模式下，A[25:0]作为地址位使用。
- 配置完成后，这些引脚变为用户IO引脚。
唤醒引脚功能（AWAKE）：
- 作为电源保存挂起模式的状态输出引脚。
- 除非SUSPEND模式被使能，否则AWAKE被用作用户IO引脚。
主/从输入输出及片选功能（MOSI_CSI_B_MISO0）：
- 在SPI模式下，作为主输出或从输入。
- 在SelectMAP模式下，CSI_B是一个低电平有效的片选信号。
- 在SPI2或SPI4模式下，MISO0是SPI总线的第一位数据。
BPI Flash控制功能（FCS_B, FOE_B, FWE_B）：
- FCS_B：BPI Flash的片选信号。
- FOE_B：BPI Flash的输出使能信号。
- FWE_B：BPI Flash的写使能信号。
BPI模式配置信号（LDC, HDC）：
- LDC：在BPI模式配置期间为低电平。
- HDC：在BPI模式配置期间为高电平。
片选信号功能（CSO_B）：
- 在并口模式下，作为工具链片选信号。
- 在SPI模式下，作为SPI Flash片选信号。
PCI设计信号（IRDY1/2, TRDY1/2）：
- 在PCI设计中，以LogiCORE IP方式使用。
设备状态及配置数据流功能（DOUT_BUSY）：
- 在SelectMAP模式下，BUSY表示设备状态。
- 在位串口模式下，DOUT提供配置数据流。
读写控制及参考电压功能（RDWR_B_VREF）：
- 在SelectMAP模式下，作为低电平有效的写使能信号。
- 配置完成后，如果需要，RDWR_B可以在BANK2中作为Vref使用。
上拉使能功能（HSWAPEN）：
- 在配置之后和配置过程中，低电平使用上拉。
初始化及配置状态指示功能（INIT_B）：
- 双向、开漏引脚。
- 低电平表示配置内存已经被清理；保持低电平可以延迟配置；在配置过程中低电平表示配置数据错误已经发生；配置完成后可以用来指示POST_CRC状态。
挂起控制功能（SCPn）：
- 作为挂起多引脚唤醒特性的控制引脚。
配置模式选择功能（M0, M1）：
- M0用于选择并口（0）或串口（1）模式。
- M1用于选择主机（0）或从机（1）模式。
配置时钟功能（CCLK, USERCCLK）：
- CCLK：配置时钟引脚，主模式下输出，从模式下输入。
- USERCCLK：主模式下可行的用户配置时钟引脚。
全局时钟功能（GCLK）：
- 这些引脚连接到全局时钟缓存器。在不需要时钟时，这些引脚可以作为常规用户引脚使用。
参考电压引脚功能（VREF_#）：
- 作为输入临界电压引脚使用。当外部临界电压不必要时，可以作为普通引脚使用。当作为bank内参考电压时，所有VREF都必须被接上。