《计算机组成与CPU设计实验》5有限状态机的Verilog HDL描述（Finite State Machine，FSM）

已于 2023-03-08 09:47:30 修改
阅读量1.6k 收藏 9
点赞数 5
分类专栏： Verilog 文章标签： Verilog
于 2022-06-02 11:51:57 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_41788560/article/details/125086243
版权

本篇内容来源于中国大学mooc《计算机组成与CPU设计实验》 （江苏大学）中的课程视频、PPT等相关资料。

本篇内容为《计算机组成与CPU设计实验》——状态机

参考视频：

 计算机组成与CPU设计实验_江苏大学_中国大学MOOC(慕课) (icourse163.org)

多数控制逻辑都可以用有限状态机描述

状态机

状态机是组合逻辑和时序逻辑的特殊组合

  • 时序逻辑用于存储状态
  • 组合逻辑用于产生次态和产生输出

状态的数量是有限的，故称为有限状态机（Finite State Machine，简称为FSM）

db6651c3e9d74e5a99d499bd58cdc0f6.png

状态机分类

摩尔Moore型状态机结构

输出仅取决于当前状态。

在整个状态周期内输出保持不变，即使输入信号有变化。

5b2707bea5c54811896576d64cd18caf.png

米利Mealy型状态机结构

除当前状态外，输出还直接受输入影响，变化可能出现在任何时刻。

c8efe7b5cc2443b49e730e2e2828e4a3.png

例子：玩具小车的速度档位

玩具小车汽车的速度有四个状态：停止、低速、中速、高速。

速度由刹车brake和加速器accelerator绝决定 

f72d2ac84ae64fd68055fb63c063bcaa.png

状态图

  • stop
  • stop->low speed                    刹车没有启动， 启动加速器brake=0  accelerator=1
  • low speed->medium speed   刹车没有启动， 启动加速器brake=0  accelerator=1
  • medium speed->high speed  刹车没有启动， 启动加速器brake=0  accelerator=1
  • high speed->medium speed  刹车启动       brake=1 
  • medium speed->low speed    刹车启动      brake=1 
  • low speed->stop                    刹车启动       brake=1  

7b214bf6d48145069c5e69118372dc3b.png

Verilog描述（ Moore型状态机）

输出仅取决于当前状态。

module FSM(
 input Clk,Reset,
 input brake,//刹车
 input acc,//加速
 output [1:0] speed
);

reg [1:0]state; //现态
reg [1:0 ]next_state;//次态

localparam STOP = 2'b00;
localparam LOW =  2'b01;
localparam MEDI = 2'b10;
localparam HIGH = 2'b11;
//状态转换    时序逻辑
always@(posedge Clk or Reset)
   if(Reset)
      state  <= stop;
     else
       state <= next_state; 

//次态计算  组合逻辑
always@(*)
  case(state)
    STOP:
       if(acc & !brake) next_state = LOW;
       else							next_state = STOP;
    LOW:
       if(brake)        next_state = STOP;
       else	if(acc)			next_state = MEDI;
  		 else							next_state = LOW ;
  	MEDI:
       if(brake)        next_state = LOW;
       else	if(acc)			next_state = HIGH;
  		 else							next_state = MEDI ;
  	HIGH:
       if(brake)        next_state = MEDI;
  		 else							next_state = HIGH ;
  endcase
 //输出逻辑  组合逻辑
 assign speed = state;

endmodule

 Mealy型状态机的描述

假设按下easy这个按钮，玩具小车以一档（低速）行驶。 和当前是什么状态没有关系。

module FSM(
 input Clk,Reset, brake, acc,
 input easy,//输入信号
 output [1:0] speed
);

reg [1:0]state; //现态
reg [1:0 ]next_state;//次态

localparam STOP = 2'b00;
localparam LOW =  2'b01;
localparam MEDI = 2'b10;
localparam HIGH = 2'b11;
//状态转换
always@(posedge Clk or Reset)
   if(Reset)
      state  <= stop;
     else
       state <= next_state; 

//次态计算
always@(*)
  case(state)
    STOP:
       if(acc & !brake) next_state = LOW;
       else							next_state = STOP;
    LOW:
       if(brake)        next_state = STOP;
       else	if(acc)			next_state = MEDI;
  		 else							next_state = LOW ;
  	MEDI:
       if(brake)        next_state = LOW;
       else	if(acc)			next_state = HIGH;
  		 else							next_state = MEDI ;
  	HIGH:
       if(brake)        next_state = MEDI;
  		 else							next_state = HIGH ;
  endcase
 //输出逻辑
 assign speed =easy? 2'b01:state;
    //输出speed除了和当前状态有关,也直接受easy输入影响。

endmodule

 状态编码

前面使用的是二进制数编码，除此之外，格雷码、约翰逊码等都可以用来状态机编码。

2cb25e6654fb40119ab424d28c7c2339.png

1、Sequential和Gray码使用的触发器最少

2、Johnson和Gray码的相邻编码只有一位不同,有利于减少电路噪声(依赖于转移状态)

3、One-hot编码

  • 所有位中只有一个1
  • 使用的触发器较多，但计算次态的组合电路较小
  • 适合于FPGA采用

 One-hot状态编码

 例子：玩具小车的速度档位（使用one hot编码）

module onehot_FSM(
 input Clk,Reset,
 input brake,//刹车
 input acc,//加速
 output [1:0] speed
);

reg [1:0]state; //现态
reg [1:0 ]next_state;//次态

localparam STOP = 4'b0001;
localparam LOW =  4'b0010;
localparam MEDI = 4'b0100;
localparam HIGH = 4'b1000;
//状态转换    时序逻辑
always@(posedge Clk or Reset)
   if(Reset)
      state  <= stop;
     else
       state <= next_state; 

//次态计算  组合逻辑
always@(*)
  case(state)
    STOP:
       if(acc & !brake) next_state = LOW;
       else							next_state = STOP;
    LOW:
       if(brake)        next_state = STOP;
       else	if(acc)			next_state = MEDI;
  		 else							next_state = LOW ;
  	MEDI:
       if(brake)        next_state = LOW;
       else	if(acc)			next_state = HIGH;
  		 else							next_state = MEDI ;
  	HIGH:
       if(brake)        next_state = MEDI;
  		 else							next_state = HIGH ;
  endcase
 //输出逻辑  组合逻辑
always@(state)
 case(state)
    STOP:  speed = 2'b00;
    LOW:   speed = 2'b01;
    MEDI:  speed = 2'b10;
    HIGH:  speed = 2'b11;
 endcase
endmodule

状态编码的定义方法 

1、用parameter或localparam语句

localparam STOP = 4'b0001;
localparam LOW =  4'b0010;
localparam MEDI = 4'b0100;
localparam HIGH = 4'b1000;

2、用`define语句（不推荐)

3、用枚举类型(SystemVerilog)

（1）默认情况下，枚举类型里元素的类型为int型，第一个元素的值为0，第二个为1，... 

enum {STOP, LOW, MEDIUM, HIGH } state;

（2）显式定义枚举元素的类型和值

enum bit[3:0]{STATE0 = 4'b0001,
              STATE1=  4'b0010,
              STATE2 = 4'b0100,
              STATE3 = 4'b1000, 
} state,next_state;

用枚举类型定义状态编码 

 例子：玩具小车的速度档位（使用枚举定义编码） 

module FSM(
 input Clk,Reset,
 input brake,//刹车
 input acc,//加速
 output [1:0] speed
);

//默认情况下，枚举类型里元素的类型为int型，第一个元素的值为0，第二个为1，...
enum    {     STOP ,//0
              LOW  ,//1
              MEDI ,//2
              HIGH   //3
} state,next_state;//现态、次态

//状态转换    时序逻辑
always@(posedge Clk or Reset)
   if(Reset)
      state  <= stop;
     else
       state <= next_state; 

//次态计算  组合逻辑
always@(*)
  case(state)
    STOP:
       if(acc & !brake) next_state = LOW;
       else							next_state = STOP;
    LOW:
       if(brake)        next_state = STOP;
       else	if(acc)			next_state = MEDI;
  		 else							next_state = LOW ;
  	MEDI:
       if(brake)        next_state = LOW;
       else	if(acc)			next_state = HIGH;
  		 else							next_state = MEDI ;
  	HIGH:
       if(brake)        next_state = MEDI;
  		 else							next_state = HIGH ;
  endcase
 //输出逻辑  组合逻辑
 assign speed = state;

endmodule

 用枚举类型定义One-hot编码

 例子：玩具小车的速度档位（使用枚举定义one hot编码） 

module onehot_FSM(
 input Clk,Reset,
 input brake,//刹车
 input acc,//加速
 output [1:0] speed
);

enum bit[3:0]{STOP = 4'b0001,
              LOW  = 4'b0010,
              MEDI = 4'b0100,
              HIGH = 4'b1000, 
} state,next_state;

//状态转换    时序逻辑
always@(posedge Clk or Reset)
   if(Reset)
      state  <= stop;
     else
       state <= next_state; 

//次态计算  组合逻辑
always@(*)
  case(state)
    STOP:
       if(acc & !brake) next_state = LOW;
       else							next_state = STOP;
    LOW:
       if(brake)        next_state = STOP;
       else	if(acc)			next_state = MEDI;
  		 else							next_state = LOW ;
  	MEDI:
       if(brake)        next_state = LOW;
       else	if(acc)			next_state = HIGH;
  		 else							next_state = MEDI ;
  	HIGH:
       if(brake)        next_state = MEDI;
  		 else							next_state = HIGH ;
  endcase
 //输出逻辑  组合逻辑
always@(state)
 case(state)
    STOP:  speed = 2'b00;
    LOW:   speed = 2'b01;
    MEDI:  speed = 2'b10;
    HIGH:  speed = 2'b11;
 endcase
endmodule

 状态机的描述风格

 状态机描述的3段式结构

  • 状态转换
  • 次态计算
  • 输出逻辑 

3b6043124cea48e6b4a414fc8f59298e.png

//FSM分为4块:状态定义，状态转换，次态计算，输出计算。

//状态变量声明
reg [N-1:]state, next_state;
//状态定义
localparam S0=... , S1=... , S2=..., S3=......;

//状态转换
always@(posedge clk or posedge reset)
  if(reset) state <= ...;
  else state <= next_state;

//次态计算
always @(*)
  begin
   case (state)
    ... next_stat = ...
  end

//输出逻辑
always @(...)
   .....

状态机描述的2段式结构

合并两个组合逻辑部分 

75b7b31d257b472a9851a945b40fc3ac.png

 注意：合并后的框图不能分辨摩尔型和米利型。

bd78ca11550f46698b2f5d7fb2530993.png

 状态机描述的 2段式结构

 合并了两个组合逻辑部分,与3段式仅仅是形式不同，不易分辨摩尔型和米利型。

 例子：玩具小车的速度档位（使用状态机描述的2段式结构） 

本例输出speed只受状态影响。

module onehot_FSM(
 input Clk,Reset,
 input brake,//刹车
 input acc,//加速
 output [1:0] speed
);

enum bit[3:0]{STOP = 4'b0001,
              LOW  = 4'b0010,
              MEDI = 4'b0100,
              HIGH = 4'b1000, 
} state,next_state;

//状态转换    时序逻辑
always@(posedge Clk or Reset)
   if(Reset)
      state  <= stop;
     else
       state <= next_state; 

//次态计算  + 输出逻辑
always@(*)
  case(state)
    STOP:
       speed = 2'b00;
       if(acc & !brake)     next_state = LOW;
       else					next_state = STOP;
    LOW:
       speed = 2'b01;
       if(brake)            next_state = STOP;
       else	if(acc)			next_state = MEDI;
  		 else				next_state = LOW ;
  	MEDI:
       speed = 2'b10;
       if(brake)            next_state = LOW;
       else	if(acc)			next_state = HIGH;
  		 else				next_state = MEDI ;
  	HIGH:
       speed = 2'b11;
       if(brake)           next_state = MEDI;
  		 else			   next_state = HIGH ;
  endcase

endmodule

状态机Verilog在线编程

 练习网站：

牛客网-状态机练习

1ce4c98077c142938fe147967759bb3b.png

 c7357770dcf14cfb96516c89b428b0ef.png

39a6e97cdff848589de8bc19c929b929.png

桐桐花
关注
专栏目录
FPGA之道（55）状态机的HDL模板
Reborn Lee
02-19 1901
上篇博客提供了状态机设计的一般思路，这篇博客仍然摘选自《FPGA之道》，一起来看下作者提供的状态机设计的HDL模板。
＜Verilog实现状态机＞FSM(finite state machine)的简化型独热式(Simplified one hot)设计
IC跳跳鱼的博客
07-18 766
一、FSM的独热结构改进设计 在数字电路设计中，我们经常需要设计不同的状态机。 很多现有的书中介绍了一些常用的状态机结构，并且介绍了一些这些状态机的优缺点。 比如一段式，适用于简单的状态机，优点是写在一起代码量少，缺点包括不限于可读性差、适用范围小等。。。 两段式将一段式的代码进行了拆分，分为状态的跳变和每个状态的信号变化两个部分。 优点在于相对于一段式，进一步优化了可读性和设计的灵活性，代码的复用性也得到了一些提高。 三段式就是书中介绍的最优结构状态机。三段式用一个时序逻辑描述状态的跳变。另一个时序逻辑描
verilog手撕代码5——计数器（置位、加减、环形、扭环形、格雷码计数器实现）
最新发布
qq_42135020的博客
05-13 5702
置位、加减、环形、扭环形、格雷码计数器实现
有限状态机
润泽海色的博客
08-08 8793
1.有限状态机 1.1 概述 有限状态机是指输出取决于过去输入部分和当前输入部分的时序逻辑电路。有限状态机又可以认为是组合逻辑和寄存器逻辑的一种组合。状态机特别适合描述那些发生有先后顺序或者有逻辑规律的事情，其实这就是状态机的本质。状态机就是对具有逻辑顺序或时序规律的事件进行描述的一种方法 在实际的应用中根据状态机的输出是否与输入条件相关，可将状态机分为两大类，即摩尔 (Moore) 型状态
Verilog有限状态机的三种描述
u013352499的专栏
07-27 8782
在Verilog中描述有限状态机，可以有三种形式，可分为一段式、二段式和三段式。这三种描述主要根据其输入、输出和状态来分类。   一段式状态机：一段式状态机只选择一个状态标志位，这个状态标志位会在输入的决定下选择跳转到下一个状态还是维持原有状态，在每一个状态下检测状态标志位及输入来决定其状态的跳转及输出。其输出和状态的切换在一个always循环块中执行。 eg：always（）     b
有限状态机设计（Verilog HDL）
m0_51294753的博客
11-30 4789
由于两者模型的差别，不难看出，Mealy型状态机当输入改变时输出也会立即改变，不依赖时钟，而Moore型状态机输入状态改变时，需要经过时钟同步后输出才会改变，即Moore型状态机比Mealy型状态机输出要多一个时钟周期。图中可以看出，Mealy型状态机相较于Moore型状态机，其输出逻辑多了一个输入端，即上述定义所说的Mealy型状态机输出由当前状态（现态CS）和当前输入决定。1.先画出状态转移图，比较丑，但大概是这样，简单起见，不考虑找零，不投硬币也不算输入。2.Verilog描述。
[SV]SystemVerilog学习笔记之有限状态机（FSM）
元直的博客
07-28 3102
第一章 有限状态机建模（FSM,finite state machine） 1.1. 使用枚举类型建立状态机模型 l 三过程块建模风格：三个过程块分别实现: a.状态转换(always_ff) b.产生下一状态(always_comb) c.产生状态输出值(always_comb) l 使用枚举类型表示状态编码：通过定义enum类型决定状态位数;可显示指定label value l 使用枚举类型的反向case语句：对应ont-hot编码模式，条件选项是状态编码的某一位 l 使用un...
一个简单，快速，有限状态机（fsm）C代码生成器simple finite state machine generator-开源
05-14
有限状态机（Finite State Machine, FSM）是一种计算机科学中的模型，用于描述系统或程序在不同条件下的行为。在这个场景中，我们讨论的是一款名为“simple finite state machine generator”的开源工具，它是一个用...
fsm.rar_Verilog状态机_fsm verilog_二段式verilog_有限状态机_状态机
09-14
在数字电路设计中，有限状态机（Finite State Machine, FSM）是一种重要的逻辑设计方法，用于实现具有特定行为的序列逻辑。在Verilog HDL（硬件描述语言）中，我们可以用它来描述和实现复杂的数字系统。本文将深入...
18-Verilog HDL有限状态机设计.7z
03-09
有限状态机（Finite State Machine, FSM）是Verilog HDL中的一个重要概念，它在数字系统设计中扮演着核心角色，用于控制逻辑和序列决策。 FSM是一种逻辑结构，它可以有多个状态，并且根据输入信号和当前状态转换到...
python描述器 有限状态机_FPGA学习笔记（七）——FSM（Finite State Machine，有限状态机）设计...
weixin_35144647的博客
12-29 245
FPGA设计中，最重要的设计思想就是状态机的设计思想！状态机的本质就是对具有逻辑顺序和时序规律的事件的一种描述方法，它有三个要素：状态、输入、输出：状态也叫做状态变量(比如可以用电机的不同转速作为状态)，输出指在某一个状态的特定输出，输入指状态机中进入每个状态的条件。根据状态机的输出是否和输入有关，可分为摩尔(Moore)型状态机和米勒型(Mealy)状态机：摩尔型状态机的输出只取决于当前状态，而...
【Verilog HDL】8. 状态机
普罗米修斯的博客
11-22 538
【 1. 三段式状态机 】 状态的更新：把下一个状态赋值给当前状态，是时序逻辑电路。 状态的转移：通过当前状态和输入确定下一个状态，是组合逻辑电路。 状态的输出：根据当前状态确定输出状态，可以是时序电路也可以是组合逻辑电路。 // 检测序列：1801816 module Seq_scan(in,out,clk,rst); input wire [3:0] in; input wire clk,rst; output reg out; reg [3:0] n_std,c_std; parameter st
Verilog HDL实现状态机（二）
weixin_38496610的博客
09-23 485
上一章中，可乐的定价为3元，且只能投一元的硬币，不可以找零，实现了简单版本的状态机，本章，将可乐定价为2.5元，可以投1元，0.5元的硬币，可以找零；
基于状态机的简易RISC CPU设计
系统运维
01-09 858
基于状态机的简易RISC CPU设计 目录 一、什么是CPU？ 二、RISC CPU结构 1.时钟发生器 2.指令寄存器 3.累加器 4.RISC CPU算术逻辑运算单元 5.数据控制器 6.状态控制器 7.程序计数器 8.地址多路器 9.外围模块 10.地址译码器 a.RAM b.ROM 三、RISC CPU中各部件的相互连接关系 四、RISC CPU和它的外围电路 五、...
从零开始的RISCV架构CPU设计（3）- 状态机与流水线
PPRAM的博客
08-01 4016
流水线与状态机是数字电路设计中两种重要的技术，本节将由浅入深对这两种技术作简要介绍，并探讨在该RVCPU软核的实现框架。虽然流水线会带来诸多问题，但从总体上来看，流水线对实现处理器的性能带来的收益还是很可观的。所以飞V开源软核的设计采用了典型的五级流水线架构。在本章中主要对流水线和状态机技术进行了说明，最终确定以流水线的方法来实现RISC-V指令集。流水线的引入同样会带来很多问题，本章只对流水线的控制冒险和数据冒险问题进行了介绍，在实际CPU设计的过程中，遇到问题往往比阐述的这些复杂。...
有限状态机和可综合风格的Verilog HDL
逝年的博客
11-26 372
有限状态机 有限状态机是由寄存器组和组合逻辑构成的硬件时序电路，其状态（即由寄存器组的1和0的组合状态所构成的有限个状态）只可能在同一时钟跳变沿的情况下才能从一个状态转向另一个状态，究竟转向哪一状态还是留在原状态不但取决于各个输入值，还取决于当前所在状态。（这里指的是米里Mealy型有限状态机，而莫尔Moore型有限状态机究竟转向哪一状态只决于当前状态。） Mealy状态机：时序逻辑的输出不仅取...
基于Verilog HDL的状态机描述方法
timerring的博客
02-10 3825
状态图的建立过程 状态图描述方法 单个always块描述状态机的方法（尽量避免） 两个always块描述状态机的方法（推荐写法） 使用三个always块分别描述 三种描述方法比较 状态图的建立过程 设计一个序列检测器电路。功能是检测出串行输入数据Sin中的4位二进制序列0101（自左至右输入），当检测到该序列时，输出Out=1；没有检测到该序列时，输出Out=0。（注意考虑序列重叠的可能性，如010101，相当于出现两个0101序列）。 解：首先，确定采用米利型状态机设计该电路。因为该电路在连续收到信号0
从有限状态机、图灵机到现代计算机
热门推荐
AdamChen游戏开发
09-29 2万+
转自：http://blog.sina.com.cn/s/blog_64ac3ab10100ges2.html   一、有限状态机 引子 让我们先来看几个简单的概念： 状态        -  系统的基本数学特征。 状态机      -  一个离散数学模型。给定一个
有限状态机FSM的verilog描述
weixin_43689808的博客
03-13 750
FSM状态机两段式、三段式写法及举例
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值