芯片IP
模拟IP:处理模拟信号的模块如ADC模块
Design ware IP:Synopsys提供的成熟的IP,降低风险
Soft IP:verilog代码
软核只提供代码,不提供物理工艺
硬核经过了DRC(Design Rule Check)设计规则检查,LVS验证(用来验证版图和逻辑图是否匹配)
简介–系统功能
32位ARM CPU
Boot:启动程序
DMA控制器(Direct memory access)
SPI:串口
简介-外部接口
架构
灰色部分是模拟的
集中IP互联接口标准
主要要求掌握ARM的AMBA协议
只要在IP对应的地址写入数据就能对相应IP做相应的操作
芯片提供两种启动(Boot)的方式
通过配置芯片的引脚(本例中是PDD和PDU)来控制芯片从Pflash boot还是从Ext NorFlash boot以及boot size是多少
芯片时钟架构
OSC_bypass选择是内部时钟源还是外部时钟源,PLL(锁相环)倍频,SWITCH可以选择倍频或不倍频,Divider是分频器,用于降低频率,通常用计数器实现。
功能模式
正常工作都是在Function mode下
DFT:design for test
PinMux
芯片集成层次
TOP
Top_Pad
In_Pad:提高驱动能力、防止静电击穿
Out_Pad:OEN为0时输出,OEN=0输出,OEN=1高阻
In-Out Pad:OEN控制输入输出
Library
clock gating、memary:可以自己搭也可以由foundry厂提供
FloorPlan
电源分布
封装形式
- DIP:双列直插
- QFP:方型扁平式
- PGA:插针网格阵列封装
- BGA:球状引脚栅格阵列封装