MCU项目芯片介绍

在这里插入图片描述
在这里插入图片描述

芯片IP
模拟IP:处理模拟信号的模块如ADC模块
Design ware IP:Synopsys提供的成熟的IP,降低风险
Soft IP:verilog代码
在这里插入图片描述
软核只提供代码,不提供物理工艺
硬核经过了DRC(Design Rule Check)设计规则检查,LVS验证(用来验证版图和逻辑图是否匹配)

简介–系统功能

在这里插入图片描述
32位ARM CPU
Boot:启动程序
DMA控制器(Direct memory access)
SPI:串口

简介-外部接口

在这里插入图片描述
在这里插入图片描述

架构

在这里插入图片描述
灰色部分是模拟的

集中IP互联接口标准

在这里插入图片描述
主要要求掌握ARM的AMBA协议

在这里插入图片描述
只要在IP对应的地址写入数据就能对相应IP做相应的操作

芯片提供两种启动(Boot)的方式
在这里插入图片描述
通过配置芯片的引脚(本例中是PDD和PDU)来控制芯片从Pflash boot还是从Ext NorFlash boot以及boot size是多少

芯片时钟架构

在这里插入图片描述
OSC_bypass选择是内部时钟源还是外部时钟源,PLL(锁相环)倍频,SWITCH可以选择倍频或不倍频,Divider是分频器,用于降低频率,通常用计数器实现。

功能模式

在这里插入图片描述
正常工作都是在Function mode下
DFT:design for test

PinMux

在这里插入图片描述
在这里插入图片描述

芯片集成层次

在这里插入图片描述

TOP

在这里插入图片描述

Top_Pad

在这里插入图片描述
In_Pad:提高驱动能力、防止静电击穿
Out_Pad:OEN为0时输出,OEN=0输出,OEN=1高阻
In-Out Pad:OEN控制输入输出

Library

在这里插入图片描述
clock gating、memary:可以自己搭也可以由foundry厂提供
在这里插入图片描述

FloorPlan

在这里插入图片描述

电源分布

在这里插入图片描述

封装形式

  1. DIP:双列直插
  2. QFP:方型扁平式
  3. PGA:插针网格阵列封装
  4. BGA:球状引脚栅格阵列封装
  • 2
    点赞
  • 14
    收藏
    觉得还不错? 一键收藏
  • 1
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值