试用D触发器和必要的门电路设计一个串行数据检测电路. 当输入端X连续输入4个1时检测输出信号Y=1, 其余情况下的输出信号Y=0.

最新推荐文章于 2022-05-15 21:20:41 发布

好梦成真Kevin

最新推荐文章于 2022-05-15 21:20:41 发布

阅读量8.1k

点赞数 3

分类专栏：数字电路文章标签：同步时序逻辑电路设计 1111序列信号检测电路设计

本文链接：https://blog.csdn.net/weixin_42048463/article/details/103701569

版权

本文介绍了如何利用D触发器和门电路设计一个串行数据检测电路，当输入X连续4个1时，输出Y为1，其他情况Y为0。通过建立状态表、化简、编码、绘制状态激励表，得出D1=XQ0+XQ1和D0=XQ1+XQ0'的驱动方程，并据此设计出电路原理图。

摘要由CSDN通过智能技术生成

根据题目的描述, 可以将问题转换为"用D触发器和必要的门电路设计一个1111序列检测电路".

根据1111序列检测电路的特征(1111序列检测电路至少需要5个状态), 绘制原始状态表.

原始状态表
S	S*/Y
S	X=0	X=1
S0	S0/0	S1/0
S1	S0/0	S2/0
S2	S0/0	S3/0
S3	S0/0	S4/1
S4	S0/0	S4/1

由原始状态表可以看出, 状态S3、S4为等价状态, 将上述状态表化简后, 得到化简后的状态表.

化简后的状态表
S	S*/Y
	X=0	X=1
S0

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

好梦成真Kevin

关注关注

3
点赞
踩
31

收藏

觉得还不错? 一键收藏
打赏
2
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

专栏目录

二十四、Mutilsim 设计一个串行数据检测电路. 当连续出现4个和4个以上的1时, 检测输出信号为1, 其余情况下的输出信号为0

集成电路相关内容

03-10

959

题目：设计一个串行数据检测电路. 当连续出现4个和4个以上的1时, 检测输出信号为1, 其余情况下的输出信号为0 分析：根据题目可知，该时序存在5个状态，分别为S1、S2、S3、S4、S5。假设S1为000 S2为001 S3为010 S4为011 S5为100 设输入信号为M 设输出信号为Y 则可将题目转换为状态图将数据带入可得则可将状态图转化成下表根据次态表写出逻辑表达式 ...............

设计一个串行数据检测电路. 当连续出现4个和4个以上的1时, 检测输出信号为1, 其余情况下的输出信号为0(设计1111序列检测电路)

weixin_42048463的博客

11-29

1万+

题目: 设计一个串行数据检测电路. 当连续出现4个和4个以上的1时, 检测输出信号为1, 其余情况下的输出信号为0. 分析: 从题目的表述中, 我们获取到信息, 连续出现4个或4个以上的1时, 输出信号为1, 否则为0: 实际上是让我们设计一个1111序列检测电路. 对于问题的转换十分重要, 若此处不能将问题转换为设计1111序列检测电路, 那电路的设计难度将会很大. ...

2 条评论您还未登录，请先登录后发表或查看评论

设计一个串行数据检测器。要求是：连续4 个或4 个以上为1 时输出为1，其他输入情况下为0

Javonn的博客

10-16

1万+

状态转换图如下： //******************************seqdet.v************************************** module seqdet(x,z,clk,rst,state); input x,clk,rst; output z; output[2:0] state; reg[2:0] state; wire z; para...

串行数据检测电路Verilog HDL语言描述，（阎石课后题6.35）

weixin_44345712的博客

09-19

547

`timescale 1 ns/1 ps module Exercises6_35(CLK,RESET,M1,M2,Y,state); input CLK; input RESET; input M1,M2; output [1:0]state; output Y; //Frequency divide reg[22:0]cnt1; reg CLK_c; always@(posedge CLK or negedge RESET) if(!RESET) begin cnt1<=1’b0; CLK_c&l

设计一个同步时序电路, 使得每输入4个周期的CLK脉冲, 便输出一个正脉冲, 其宽度等于CLK脉冲的宽度. 要求用下降沿触发的JK触发器和尽可能少的门电路构成.

weixin_42048463的博客

12-29

1645

注意"脉冲宽度等于CLK脉冲的周期"和"脉冲宽度等于CLK脉冲的宽度"这两种表达的区别. 若想使脉冲宽度等于CLK脉冲的宽度, 只需将原本的输出Z再与CLK信号相与即可. (右下角输出为本题的输出(X2), 左上角输出为上一篇博文题目的输出(X1)) ...

110序列检测器设计

热门推荐

weixin_42048463的博客

10-08

2万+

110序列检测器设计: (1)逻辑抽象: 假设输入数据为X; 要输入3位连续的数据, 至少需要4个状态, 将状态变量设为、、、; 输出变量为Y, 是检测连续输入的数据是否为110的逻辑结果. 状态转换关系为: 当脉冲到来时, X输入一位数据, 根据其为0或者为1, 确定现态转移到哪个次态. 当连续输入3个...

数字电路第六章 时序逻辑电路

Cloud_yan的博客

10-26

1万+

时序逻辑电路特点：任意时刻的输出不仅与该时刻输入变量的取值有关，而且与电路的原状态，即过去的状态有关。 时序逻辑电路：包含组合电路和存储电路，存储电路具有记忆功能，通常由触发器构成存储电路的输出状态Q反馈到组合电路的输入端，与外部输入信号X共同决定组合电路的输出Z。组合电路的输出除了包含外部输出Z，还包含连接到存储电路激励端的内部输出Y，它将控制存储电路的状态变化。 时序逻辑电路结构框图：...

(转)硬件工程师面试集锦模拟电路数字电路 IC设计基础单片机信号与系统 DSP 嵌入式

06-25

4261

模拟电路 1、基尔霍夫定理的内容是什么？（仕兰微电子） 2、平板电容公式(C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性

Cadence 元器件数据库_如何在cadence中做振荡器电路功能仿真

weixin_39699313的博客

10-25

1331

用verilog实现检测1的个数_verilog设计一个串行数据检测器

weixin_29962473的博客

12-30

2591

题目：设计一个串行数据检测器。要求是：连续4个或4个以上为1时输出为1，其他输入情况下为0。代码如下：module four_one( x, z, clk, rst, state);input x, clk, rst;output z;output[2:0] state;reg[2:0] state;wire z;parameterIDLE = 'd0,A = 'd1,B = 'd2,C = 'd...

※用D触发器和必要的门电路设计一个同步3位右移移位寄存器. 在此基础上再加必要的门电路构成序列信号发生器, 产生序列信号00010111

weixin_42048463的博客

12-26

4482

之前我们已经学习过该如何使用74160/74163实现序列信号发生器的方法, 下面我们再学习另一种实现序列信号发生器的设计方法——这种方法比用74160/74163加门电路/74151/74153的设计方法难度要大, 须大家仔细推敲. 要设计一个同步3位右移移位寄存器, 应像下面这样绘制状态表. 状态表 Q0* Q1* Q2* R ...

2021-03-28 用D触发器和适当的门电路实现一个输出长度为15的n序列产生器

APPDREAMER的博客

03-28

1112

用D触发器和适当的门电路实现一个输出长度为15的n序列产生器前言本次实验所用软件为Quartus||9.0，所用板载为EPF10K20T144-4。注意事项（1）我们本次所需为二进制使用，所以设置仿真引脚时应像如图所示设置（2）在向板载烧入程序的时候时记得安装驱动。（3）在设置完引脚以后一定要记得将原理图文件编译一次。再往板载里面烧搭建仿真电路图 1、创建Block Diagram/Schematic File文件 2、搭建自己的电路图（注：电路原理图如下） 2.1第二步可能遇到的问题：

FPGA入门实验之边沿检测器与序列检测器

name_un的博客

04-03

987

FPGA入门实验之边沿检测器与序列检测器边沿检测器D触发器原理代码原理图测试文件仿真波形序列检测器原理代码测试文件仿真波形边沿检测器 边沿检测就是随着clk(时钟信号)的不断变化，当输入信号cin（暂定）发生变化时，也就是由低电平变化到高电平或者从高电平变化到低电平时，由rising（定义为检测上升沿）输出1表示检测到cin的上升沿（也就是由低电平到高电平）。同理，定义一个falling（下降沿...

试用D触发器和必要的门电路设计一同步时序电路, A=1时实现5进制计数, A=0时实现4进制计数, 要求只有一个进位输出端.

weixin_42048463的博客

12-24

6124

根据题目的描述, 绘制状态表. 状态表 A Q2 Q1 Q0 Q2* Q1* Q0* Z 0 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 0 0 1 0 0 1 1 0 0 ...

经典同步时序逻辑电路分析汇总(第五道)(同步1111序列检测电路)

weixin_42048463的博客

12-05

4336

题:分析该时序逻辑电路的功能, 写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图和时序图. 分析: 第一步, 根据电路逻辑图写出驱动方程和输出方程. 第二步, 根据驱动方程写出状态方程. Q1*=D1=AQ2'. Q2*=D2=(Q1+Q2)A. 第三步, 根据状态方程绘制状态表. 第四步, ...

《数字电子技术基础》6.4 时序逻辑电路——设计方法（FSM）有限状态机

ARM_qiao的博客

05-15

5548

时序逻辑电路设计——有限状态机（FSM）

数字电路-D触发器详解及其在编码器解码电路中的应用

BUG从入门到精通

10-20

1万+

真的是书到用时方恨少！几个月前，毕业的时候大把的书被按斤卖掉，现在想找一本数电书再复习一下触发器都变得难，又不舍得买。。。。今天遇到一个解码编码器的触发器鉴相电路，看到D触发器一下蒙了，似乎懂，但又不懂的样子，还没找到数电书，网上搜了搜，还是简单总结一下。要了解D触发器，首先要了解RS触发器和同步RS触发器这些，SO,,,一步一步来 RS触发器工作原理： S‘=0，R’=1：无论bai触发器du原来处于何种状态，由于S=0，则Q=1，Q非=0，触发器处于“1”态（或称置zhi位状态）。触发器的状

Quartus实现D触发器及时序仿真

m0_46145395的博客

04-06

2750

目录一、D触发器的简介二、 Quartus-II设计D触发器并验证三、Quartus-II调用D触发器并验证四、Quartus-II中用Verilog语言设计D触发器并验证一、D触发器的简介 D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。因此，D触发器在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。 D触发器有集成触发器

D触发器与数据选择器结合的多输入时序电路设计

在一个基本的多输入时序网络中，D触发器的现态Qn作为数据选择器的选择输入，数据选择器的输出Y则作为D触发器的输入D，这样就形成了一个既可以存储信息又可以根据外部信号动态选择输入的电路。 1.1 基本多输入时序...