[2]Planning and Inserting MemoryBIST

芯动节奏

已于 2023-03-05 12:21:14 修改

阅读量446

点赞数

分类专栏： DFT入门系列文章标签：测试覆盖率可用性测试集成测试模块测试功能测试

于 2023-03-05 10:25:51 首次发布

本文链接：https://blog.csdn.net/weixin_42123710/article/details/129342354

版权

DFT入门系列专栏收录该内容

11 篇文章 5 订阅 ¥69.90 ¥99.00

订阅专栏

超级会员免费看

本文详细介绍了内存BIST（Built-in Self-Test）的规划和插入过程，包括设计与库要求、内存BIST需求的指定和验证。内容涵盖如何启用MemoryBIST、加载布局和电源信息、设置时钟以及添加约束。通过Tessent MemoryBIST工具，实现DFT（Design for Testability）计划，确保与设计规格匹配，并进行设计规则检查，最终将BIST逻辑插入到设计中。

摘要由CSDN通过智能技术生成

本章的主题涵盖了内存BIST逻辑的规划、创建和后续插入。本章解释了计划步骤，以及如何影响Tessent MemoryBIST工具以提供与预期设计匹配的DFT计划，即DFT规范。它展示了如何通过各种工具功能(包括GUI)审查和进一步编辑这个DftSpecification。最后，本章解释了DftSpecification的验证和后续执行，以使Tessent MemoryBIST生成RTL并将逻辑插入到你的设计中。

2.1 Design and Library Requirements

此时必须已加载已经插入内存BIST和修复解决方案的设计。同时还必须加载内存模型。

可以使用read_core_description命令读取来自LogicVision内存BIST设计流程的Legacy models。这些在内部转换为TCD/内存部分描述的新描述。请注意,Tessent Shell要求LogicVision MemoryTemplate名称与指定的CellName如下图:
MemoryTemplate(mydram) {
    
	MemoryType 