DFT专栏之1.TessentMbist——Flow and main steps

简单介绍下，因为网上没啥合适的DFT（design for test）相关的学习资料，只能自己一遍学习一边记录一边摸索，并把它做成DFT专栏。项目依托simens EDA的Tessent相关工具，专栏会以企业实际项目（而非所谓培训项目）为基础，专栏内容暂时会包含：Mbist、EDT、SCAN、patterns产生形式化验证和simulation几部分内容。
+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++
考虑再三决定先讲TessentMbist部分，其中每个部分（包括之后的如Scan，ATPG等）都会包含三大板块内容：
（1）梳理每个DFT插入逻辑的Flow，可能需要一个月左右的时间，同时，每个模块内容也会实时不定时更新，更新的目的：
1）为了使得所讲章节内容更加丰富；
2）纠正可能出现的错误；
3）针对友友们提出的特别内容进行更加详细的讲解。
所以，每个章节的内容并不是看一遍就可以了，就算不更新，也需要温故知新。
（2）讲解公司真实实战代码，再结合之前讲解的逻辑Flow进行巩固；
（3）贴上我所遇到的实际问题，与大家分享解决方法和流程
+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++
才疏学浅，肯定有许多不足之处，如有发现还请不吝赐教，与君共勉~希望能为后续的你提供些许帮助。

Mbist 在sub_block，physical_block和chip level中的流程和主要步骤基本一致

本篇为Tessent Mbist开篇，这节不会介绍太多具体内容，只是作为后续内容深入的一个起点。其中流程图将会出现在每个小的的章节中，方便各位时时查看。先介绍其具体流程及主要步骤，这也是DFT专栏系列的开山之作。

1.main steps

1) DFT Flow Using Tessent Shell

Prerequisites

插入Mbist进design之前，除了需要提供Mbist libraries之外，还需要design RTL或者gate_level netlist。
如果design中包含标准单元，也需要插入Tessent cell library 或者ATPG library。对于没有RTL或库模型的其他IP块，可以使用read_verilog或read_vhdl命令和-interface_only选项加载仿真模型。这指示该工具忽略filename参数中指定的所有模块的内部内容，只提取模块端口定义和参数。

Design Flow Dofile Example

以下是tessent Mbist提供的简单Dofile例子，后续会更新实战的项目。

Design Loading

set_context dft -rtl 
read_cell_library ../library/adk.tcelllib 
set_design_sources -format verilog -y {../library/mem ../design/rtl} \ 
-extension v 
set_design_sources -format tcd_memory -y ../library/mem -extension lib 
read_verilog ../design/rtl/blockA.v 
set_current_design blockA

Specify and Verify DFT Requirements

set_design_level physical_block 
set_dft_specification_requirements -memory_test on 
add_clocks CLK -period 12ns -label clka 
check_design_rules

Create DFT Specification

set spec [create_dft_specification] 
report_config_data $spec

Process DFT Specification

process_dft_specification

Extract ICL

extract_icl

Create Patterns Specification

create_patterns_specification

Process Patterns Specification

process_patterns_sp

Run and Check Test Bench Simulations

run_testbench_simulations 
check_testbench_simulations

Test Logic Synthesis

run_synthesis

以上内容大家略有了解即可，想一次记住也挺难的，当然我相信有这种大佬的存在，我也就只能顶礼膜拜了！后续，会将流程拆分成效的步骤，进行更加细致的讲解。

2) Design Loading

Set the Context
Read the Libraries
Read the Design
Elaborate the Design
Report the Design Data

3) Specify and Verify DFT Requirements

Set DFT Specification Requirements
Add Properties and Constraints
Define Clocks
Run DRC

4) Create DFT Specification

Invoke create_dft_specification
Edit/Configure the DFT Specification According to Your Requirements
Validate the DFT Specification

5) Process DFT Specification

Create DFT Hardware with the DFT Specification

6) Extract ICL

Preparation for Pattern Generation

7) Create Patterns Specification

Automatically Created Patterns Specification
Edit/Configure the Patterns Specification According to Your Requirements

8) Process Patterns Specification

Note - Viewing PDF files within a web browser causes some links not to function. Use HTML for full navigation.
Process Patterns According to the Patterns Specification

9) Run and Check Test Bench Simulations

Run Simulations
Check Results
Formal Verification

10) Test Logic Synthesis

RTL Design Flow Synthesis
Gate Level Design Flow Synthesis

11) Run and Check Test Bench Simulations with a Gate Level Netlist

2.flow

先总体熟悉下TessentMbist的整体流程，后续会分解具体解析。

后续更新会详细解析每个step的具体操作和内容，书写不易，还请一键三连，转载请注明出处！