单选
1()的目的都是关注单元模块的集成、功能组合、模块间的接口及时序;sub-chip本身的设计功能和规格正确性。
A. 集成验证(IT)
B. FPGA原型验证
C. 系统验证ST
D. 单元验证UT
2 关于多bit信号的异步处理规范,以下不正确的是
A多bit数据异步处理时,不可以使用直接打拍的方式
B对几个异步电路不能预知相互的响应时间时,可以根据情况,通过握手协议异步处理
C利用DMU电路结构异步处理时,选择信号要符合单bit同步信号要求,同步的数据要保持缓变,并被同步信号正确采用
D利用格雷码方式打拍异步处理时,格雷码强求依次序变化,可以间隔编译
解释:多bit dmux
3 Verilog语言的层次从低到高依次对应:
门级、寄存器传输机级、功能级、行为级、系统级
4 D芯片输出管脚和寄存器D端
起始点有两种,第一个是时序器件的时钟输入端,最常见的就是DFF的时钟输入端(CK);第二个是电路的输入端口,最典型的就是FPGA的input IO。终点也是有两种,第一个是时序器件的数据输入端,最常见的就是DFF的数据输入端(D)