vivado fpga简单入门--led闪烁 创建工程+代码输入+添加引脚约束完整具体流程

已于 2022-06-22 17:13:12 修改
阅读量5.3k 收藏 52
点赞数 6
文章标签： fpga verilog arm soc 硬件
于 2021-07-13 23:39:06 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42672920/article/details/118713000
版权

1.把板子连到电脑。然后打开vivado,创建工程，如图在这里插入图片描述
2.next
在这里插入图片描述
3.输入工程名，选择工程目录，然后next
在这里插入图片描述
4.next在这里插入图片描述
5.creat file,
在这里插入图片描述
6.输入文件名 然后点击ok在这里插入图片描述
7.next在这里插入图片描述
8.next
在这里插入图片描述
9.选择你的板子型号，然后next
在这里插入图片描述
10.finish
在这里插入图片描述

11.如果跳出来这个界面，点击ok
在这里插入图片描述
yes
在这里插入图片描述
双击
在这里插入图片描述
把下面这段代码贴到工程里

module led(
    input          sys_clk  , 
    input          sys_rst_n, 

    output  [1:0]  led
);

reg  [25:0]  cnt ;

//*****************************************************
//**                    main code
//*****************************************************

assign led = (cnt < 26'd2500_0000) ? 2'b01 : 2'b10 ;



always @ (posedge sys_clk or negedge sys_rst_n) begin
    if(!sys_rst_n)
        cnt <= 26'd0;
    else if(cnt < 26'd5000_0000)
        cnt <= cnt + 1'b1;
    else
        cnt <= 26'd0;
end

endmodule

在这里插入图片描述
点击Run Synthesis
在这里插入图片描述
save
在这里插入图片描述
ok
在这里插入图片描述
点这个，看仿真信息
在这里插入图片描述

仿真信息，已经仿真完成在这里插入图片描述
cancel
在这里插入图片描述
点 schematic在这里插入图片描述
点IO planing
在这里插入图片描述
根据你的板子输入管脚，选LVCMOS33(3.3V)
在这里插入图片描述
然后保存（ctrl+s）,点ok在这里插入图片描述
输入约束文件的名字，然后点ok
在这里插入图片描述

生成比特流，点
在这里插入图片描述
OK
在这里插入图片描述
OK，稍等一会在这里插入图片描述
OK
在这里插入图片描述
YES
在这里插入图片描述
点自动连接
在这里插入图片描述
点击Program device
在这里插入图片描述
点program
在这里插入图片描述
完成

也许只有四五次
关注
  • 6
    点赞
  • 踩
  • 52
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
FPGA 学习笔记：Vivado 配置IO引脚约束
坚韧与专注
08-27 2万+
FPGA 学习笔记：Vivado 配置IO引脚约束
电子工程+Xilinx-FPGA-SoC-功耗估算+电源分析+助力设计师在产品设计初期，确定功耗和散热规格
05-08
内容摘要：这个工具是为了帮助设计师在产品设计的早期阶段，甚至在 SoC 或 FPGA 的内部逻辑设计之前，准确估算功耗和冷却需求。 适用人群：主要包括电子工程师和系统设计师，特别是那些专注于 FPGA 和 SoC 设计的...
Vivado 下 LED 灯闪烁实验
yishuihanq的博客
06-21 1871
Vivado 下 LED 灯闪烁实验：本节实验任务是使用 Xinlinx 黑金 FPGA 开发版上的 LED0 和 LED1 以固定的频率交替闪烁。
Vivado 使用教程（个人总结）
最新发布
年糕的博客
05-25 2775
Vivado 是一个功能强大的 FPGA 开发工具，提供了从设计输入到实现、验证、调试和下载的完整流程。本文详细介绍了 Vivado 的使用方法，包括项目创建、设计输入、约束文件、综合与实现、仿真、调试、下载配置、优化技巧等步骤。通过这些内容的学习和实践，可以有效提高 FPGA 设计的性能和可靠性。
vivado进行管脚约束（详细教程）
热门推荐
weixin_62432906的博客
05-25 1万+
vivado进行管脚约束（详细教程）
FPGA闪烁灯实现：使用Vivado实现闪烁灯实验
weixin_46387979的博客
05-05 974
使用verilog实现闪烁灯
Vivado 入门（一）LED灯闪烁
qq_48057712的博客
11-30 3007
一、新建工程 1、打开 Vivado 软件，点击 “Creat Project” 新建工程；设置工程名称为 “led_twi” 并指定保存路径（工程路径不能包含中文、空格或者其它一些特殊的符号）。 2、选择工程类型为 “RTL Project” 并勾选 “Do not specify sources at this time”（不创建或者添加设计文件）。 3、选择器件型号为xc7k325tffg900-2 (这里使用的是Digilent Genesys 2 board Kintex-7 FPGA)。 二、
Chapter001-FPGA学习之Vivado的LED闪烁
ASWaterbenben的博客
07-05 1009
LED闪烁在嵌入式开发设计中地位与“hello world”一致，作为嵌入式项目学习入门的必要实验，其目的是熟悉开发环境的使用、编码规范、关键词使用方法、寄存器概念、时钟概念、复位、仿真、下载程序等嵌入式开发流程的基础部分。所以该章节核心在于学习Vivado软件下FPGA的代码开发、仿真、程序下载这一系列流程。直接打开Vivado软件，在Quick Start选框内选择Create Project接下来会出现新项目建立的导航，在导航内可设置项目名称、项目类型、选择芯片型号；目标是建立一个名称为led_tog
101-Vivado创建工程（LED工程）
12-31
在本文中，我们将深入探讨如何使用Xilinx的Vivado工具来创建一个基本的FPGA工程，以实现LED控制的应用。这个"101-Vivado创建工程（LED工程）"是一个适合初学者的教程，旨在帮助那些对FPGA感兴趣的新手快速掌握基础...
vivado入门-熟悉vivado_vivado入门
09-22
总结来说，Vivado入门学习应从理解软件界面开始，逐步掌握项目创建、源码编写、设计流程、仿真验证等关键步骤。通过实际操作"EX_1_1"这样的例子，能快速提升对Vivado的理解和应用能力。随着熟练度的提高，你可以尝试...
AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR+FIFO应用
06-21
AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR+FIFO应用 https://blog.csdn.net/qq_46621272/article/details/125384724 文章有该代码详细说明 ...
01.vivado下LED流水灯实验及仿真111.pdf
05-11
基于FPGA开发的流水灯系统，可以让新手了解工程建立的基本过程。
vivado约束手册
01-09
Vivado的约束手册，可供采用Xilinx的FPGA开发的人使用。
基于vivado2015.4环境下的EDK LED闪烁文档
01-16
通过简单的LED闪烁，介绍如何使用vivado环境下的EDK开发步骤，相对于网上其他文档，该文档更具实用性，更加容易理解。访问GPIO的外设是通过访问寄存器方式，而不是调用xilinx函数实现。更加灵活。
Vivado使用误区与进阶-XDC约束IO篇
05-06
Vivado使用误区与进阶-XDC约束IO篇，一些关于vivado约束的使用方式方法
20201009_约束文件ug903-vivado-using-constraints.pdf
10-16
20201009_约束文件ug903-vivado-using-constraints.pdf
FPGA初级篇①——LED的闪烁方式，FPGA新建工程，vivado使用。
swilder__218的博客
04-10 1623
一、新建工程 打开软件 VIVADO，选择第一个栏的Creat Project 然后会出现 VIVADO 新建工程介绍，如下图所示，直接点击“Next”。 此时会出现的是工程文件夹、工程名、顶层模块名设置界面，设置目录为：D:/...，设置完成后点击“Next”。 选择RTL project 在接下来的页面create file；下一个页面点next；再下一个根据FPGA版本选择（下图仅供参考），最后点Finish 弹出界面（初始化代码的作用...
使用Vivado创建一个点亮FPGALED灯的项目
weixin_41899171的博客
05-17 1301
用Vivado创建一个点亮FPGA LED灯项目的全部流程。
简单的LED流水灯 verilog 无复位 vivado
sinat_42447037的博客
10-12 249
差分时钟输入 使用了一个clkwiz ip核转出50MHz 时钟驱动led。output reg [3:0]led,//灯。input wire clk_p,//时钟。input wire clk_n//时钟。时钟可调节该ip 参考了一些原子哥代码。平台VIVADO 2019.1。
FPGA LVDS引脚约束
09-28
FPGA LVDS引脚约束是指在FPGA设计中对LVDS（低压差分信号）接口的引脚进行约束，以保证时序和电气特性的正常工作。在Xilinx FPGA中，可以通过设置PullType和PackReg等参数来进行LVDS引脚约束。 具体来说，PullType参数用于设置LVDS接口引脚的上拉和下拉电阻的状态，常见的选项有PULLUP、PULLDOWN、NONE和KEEPER。而PackReg参数用于设置LVDS接口的输入和输出延迟约束，主要目的是使输入和输出的时序满足要求，并通过IOB（input/output buffer）寄存器将约束到IOB上，从而最大限度地保证时序稳定。 为了实现FPGA输入输出接口的时序约束，一般要求将输入和输出信号通过寄存器来进行打一拍，以确保时序的稳定。将寄存器约束到IOB上可以保证从IO到寄存器或从寄存器到IO的走线延迟最短，最大限度地满足时序要求。同时，由于IOB的位置是固定的，每次编译都不会改变输入和输出的时序。 在代码中添加约束或在约束文件（.xdc文件）中添加约束，都可以实现对FPGA LVDS引脚的约束。对于输入IOB约束，应将约束添加到第一级寄存器之前；对于输出IOB约束，应将约束添加到最后一级寄存器之后。需要注意的是，寄存器的输出不能再作为组合逻辑的输入。 希望以上信息能够对你有所帮助。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值