vivado fpga简单入门--led闪烁 创建工程+代码输入+添加引脚约束完整具体流程

已于 2022-06-22 17:13:12 修改
阅读量6.1k 收藏 56
点赞数 8
文章标签： fpga verilog arm soc 硬件
于 2021-07-13 23:39:06 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42672920/article/details/118713000
版权

1.把板子连到电脑。然后打开vivado,创建工程，如图在这里插入图片描述
2.next
在这里插入图片描述
3.输入工程名，选择工程目录，然后next
在这里插入图片描述
4.next在这里插入图片描述
5.creat file,
在这里插入图片描述
6.输入文件名 然后点击ok在这里插入图片描述
7.next在这里插入图片描述
8.next
在这里插入图片描述
9.选择你的板子型号，然后next
在这里插入图片描述
10.finish
在这里插入图片描述

11.如果跳出来这个界面，点击ok
在这里插入图片描述
yes
在这里插入图片描述
双击
在这里插入图片描述
把下面这段代码贴到工程里

module led(
    input          sys_clk  , 
    input          sys_rst_n, 

    output  [1:0]  led
);

reg  [25:0]  cnt ;

//*****************************************************
//**                    main code
//*****************************************************

assign led = (cnt < 26'd2500_0000) ? 2'b01 : 2'b10 ;



always @ (posedge sys_clk or negedge sys_rst_n) begin
    if(!sys_rst_n)
        cnt <= 26'd0;
    else if(cnt < 26'd5000_0000)
        cnt <= cnt + 1'b1;
    else
        cnt <= 26'd0;
end

endmodule

在这里插入图片描述
点击Run Synthesis
在这里插入图片描述
save
在这里插入图片描述
ok
在这里插入图片描述
点这个，看仿真信息
在这里插入图片描述

仿真信息，已经仿真完成在这里插入图片描述
cancel
在这里插入图片描述
点 schematic在这里插入图片描述
点IO planing
在这里插入图片描述
根据你的板子输入管脚，选LVCMOS33(3.3V)
在这里插入图片描述
然后保存（ctrl+s）,点ok在这里插入图片描述
输入约束文件的名字，然后点ok
在这里插入图片描述

生成比特流，点
在这里插入图片描述
OK
在这里插入图片描述
OK，稍等一会在这里插入图片描述
OK
在这里插入图片描述
YES
在这里插入图片描述
点自动连接
在这里插入图片描述
点击Program device
在这里插入图片描述
点program
在这里插入图片描述
完成

FPGA 学习笔记：Vivado 配置IO引脚约束
坚韧与专注
08-27 2万+
FPGA 学习笔记：Vivado 配置IO引脚约束
FPGA闪烁灯实现：使用Vivado实现闪烁灯实验
weixin_46387979的博客
05-05 1143
使用verilog实现闪烁灯
FPGA学习 Vivado使用篇
m0_53606280的博客
03-19 1万+
Vivado入门级使用教程
【FPGA入门学习（一、初识FPGA开发流程）】
qq_66877333的博客
04-02 944
本文旨在记录笔者学习 FPGA 的入门日常，作为阶段性总结与备忘。笔者目前处于研 0 阶段，更新时间不定，主要以自学方式推进。本笔记内容包括 FPGA 基础知识、Verilog 语言学习、仿真与综合流程、调试方法等。
vivado进行管脚约束（详细教程）
热门推荐
weixin_62432906的博客
05-25 2万+
vivado进行管脚约束（详细教程）
Vivado 下 LED 灯闪烁实验
yishuihanq的博客
06-21 2276
Vivado 下 LED 灯闪烁实验：本节实验任务是使用 Xinlinx 黑金 FPGA 开发版上的 LED0 和 LED1 以固定的频率交替闪烁。
【vivado】 管脚约束（io constraints）
liuchj的博客
07-14 1135
在FPGA工程中，所有的输入输出端口最终都要与FPGA IO 引脚进行绑定，需要根据需求对输入输出端口进行位置、电平标准、端口变换速率等进行约束，本文对io相关约束语法含义进行记录以便查询。
fpga学习day4 开发板到啦~使用viavdo进行管脚约束
crrrd的博客
01-24 2207
bit文件是FPGA的可执行文件，因此需要先将我们编写的内容转化为bit文件，点击"PROGRAM AND DEBUG"中的"Generate Bitstream"，就完成了可执行文件的生成。文件3后面会显示一个target，说明这就是在烧录中的目标文件(告诉板子管脚怎么对应)，如果一个文件中存在多个xdc文件，我们需要根据实际的情况去我们需要的是哪个文件。右键"此电脑"——"管理"，弹出如下对话框，点击"设备管理"——"通用串行总线控制器"，查看是否能够检测到我们的JTAG。
fpga入门篇 1 点亮LED灯
10-19
"fpga入门篇 1 点亮LED灯"是一个典型的初学者教程，旨在帮助新手理解FPGA的基本操作和编程流程。这个教程通过一个简单而直观的项目——点亮LED灯，来引导学习者入门。 首先，我们要了解FPGA的工作原理。FPGA内部由...
【Spartan-6 FPGA编程新手入门】：用Vivado打造属于你的项目
![Xilinx Spartan-6 开发板及原理图]... # 摘要 本文全面介绍Spartan-6 FPGA的基础知识、Vivado软件的使用技巧以
vivado_test_prj
08-13
例如，开发者可能会创建一个简单的模块，该模块控制一组输出引脚，这些引脚连接到FPGA板上的LED。代码可能包含一个计数器，每当计数值变化时，就会改变LED的状态，从而实现灯光闪烁。 接下来，Vivado的集成开发环境...
01.vivado下LED流水灯实验及仿真111.pdf
05-11
基于FPGA开发的流水灯系统，可以让新手了解工程建立的基本过程。
vivado约束手册
01-09
Vivado的约束手册，可供采用Xilinx的FPGA开发的人使用。
基于vivado2015.4环境下的EDK LED闪烁文档
01-16
通过简单的LED闪烁，介绍如何使用vivado环境下的EDK开发步骤，相对于网上其他文档，该文档更具实用性，更加容易理解。访问GPIO的外设是通过访问寄存器方式，而不是调用xilinx函数实现。更加灵活。
Vivado2018.3 软件安装入门和led闪烁
chenyu128的博客
05-14 3991
vivado软件使用
【Vivado入门教程】：FPGA开发初探者的速成手册
本文首先介绍了Vivado的基本概念和FPGA的基础知识，随后深入分析了Vivado的设计流程，包括项目管理、HDL设计编写、仿真、综合优化，以及硬件实现的具体步骤。在高级使用部分，文章探讨了设计调试、比特流生成下载、...
vivado时序约束与管脚约束
weixin_47563272的博客
11-23 6815
vivado时序约束与管脚约束
Vivado 入门（一）LED灯闪烁
qq_48057712的博客
11-30 3449
一、新建工程 1、打开 Vivado 软件，点击 “Creat Project” 新建工程；设置工程名称为 “led_twi” 并指定保存路径（工程路径不能包含中文、空格或者其它一些特殊的符号）。 2、选择工程类型为 “RTL Project” 并勾选 “Do not specify sources at this time”（不创建或者添加设计文件）。 3、选择器件型号为xc7k325tffg900-2 (这里使用的是Digilent Genesys 2 board Kintex-7 FPGA)。 二、
Vivado 下 LED 流水灯实验
yishuihanq的博客
05-18 9002
通过LED流水灯实验，介绍使用vivado软件开发 Xinlinx 黑金 FPGA 开发板（AX7A035 开发板、AX7A100 开发板、AX7A200 开发板）的基本流程，器件选择、设置、代码编写、编译、分配管脚、下载、程序FLASH固化、擦除等；同时也检验板上LED灯是否正常。
vivado入门教学
最新发布
04-18
<think>好的，用户想查找Vivado的入门教学或使用指南。我需要结合之前提供的引用内容来回答。首先，用户提到的引用[1]、[2]、[3]都是关于Vivado的不同方面，比如程序固化、ILA使用和安装教程。用户现在需要的是入门教程，所以需要整合这些资源，并可能补充其他基础内容。 首先，应该分步骤介绍入门流程，比如安装、工程创建、设计流程、仿真调试等。引用[3]提到了安装教程，可以推荐。引用[1]关于程序固化和引用[2]的ILA使用指南可以作为进阶内容，放在后续步骤或相关资源里。此外，可能需要提到官方文档和社区资源，但用户提供的引用中没有这些，所以主要围绕已有的三个引用展开。 需要确保回答结构清晰，步骤明确。可能的问题部分要生成与Vivado入门相关的问题，比如安装常见问题、工程管理、基本设计流程等。同时要注意格式要求，比如数学表达式的正确使用，但这里可能用不上。最后要检查是否符合中文回答，正确引用标记，以及相关问题的生成是否合适。</think>### Vivado 入门教程与使用指南 Vivado 是 FPGA 开发的集成化设计工具，涵盖从设计输入到硬件部署的全流程。以下是入门关键步骤和相关资源推荐： --- #### **1. 安装与环境配置** - **安装要求**：需确保硬盘空间充足（建议预留 50GB 以上），Windows/Linux 系统均可支持[^3]。 - **安装步骤**： 1. 下载 Vivado 安装包（如 WebPACK 免费版）。 2. 运行安装程序，选择所需组件（如 FPGA 器件支持、仿真工具）。 3. 配置许可证（部分高级功能需付费 License）。 - **推荐资源**：引用[3]中提供了安装教程，可帮助解决空间不足等常见问题。 --- #### **2. 创建第一个工程** 1. **新建工程**： 打开 Vivado → `Create Project` → 指定工程名称与路径 → 选择目标 FPGA 型号（如 Xilinx Artix-7）。 2. **添加设计文件**： - 编写 Verilog/VHDL 代码（如 LED 闪烁模块）。 - 通过 `Add Sources` 导入文件。 3. **约束文件（XDC）**： 定义引脚分配与时序约束，例如： ```tcl set_property PACKAGE_PIN A1 [get_ports clk] set_property IOSTANDARD LVCMOS33 [get_ports clk] ``` --- #### **3. 设计综合与实现** - **综合（Synthesis）**：将代码转换为逻辑电路网表。 - **实现（Implementation）**：布局布线，生成比特流文件（`.bit`）。 - **关键操作**： 点击 `Generate Bitstream`，Vivado 自动执行全流程，并提示错误与警告。 --- #### **4. 仿真与调试** - **仿真（Simulation）**： 使用 Vivado 自带的仿真器或第三方工具（如 ModelSim）验证功能。 - **调试工具 ILA**： 引用[2]中的《Vivado下ILA使用指南》详细介绍了如何插入逻辑分析仪核，捕获实时信号并分析时序问题[^2]。 --- #### **5. 程序固化** - **比特流下载**：通过 JTAG 将 `.bit` 文件烧录至 FPGA（断电后丢失）。 - **固化到 Flash**： 引用[1]的教程提供了生成 `.mcs` 文件并烧录至非易失存储器的步骤，确保配置持久化[^1]。 --- #### **推荐学习资源** 1. **官方文档**：Xilinx 提供的《Vivado Design Suite User Guide》。 2. **实践项目**：从简单逻辑电路（如计数器）入手，逐步增加复杂度。 3. **社区支持**：Xilinx 论坛、GitCode 开源仓库（如引用[1][2][3]中的教程）。 ---
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值