数字IC设计随笔之五（Vivado调用VCS进行仿真验证）

1. 编译器件库
在Vivado软件中，选择Tools》Compile Simulation Libraries，如下图所示：

在simulator处选择Verilog Compiler Simulator（VCS）工具，Family选择所使用的FPGA器件系列。需要注意的是在运行Vivado时，必须保证Vivado中调用VCS时具有相应的权限，保守的操作是在同一个terminal中，先运行VCS环境变量，然后运行Vivado软件。最后点击Compile等待编译完成。
2. 配置第三方仿真软件路径

点击Setting打开工程设置对话框，在Project Setting中设置Simulation

此外，在Tool Setting中3rd Party Simulator中设置VCS路径和对应VCS的编译库，路径为前面第一步产生时的路径。

3. 导出仿真脚本
至此，可以在Vivado中选择SIMULATION》Run Simulation，仿真时，Vivado将会调用VCS软件，打开DVE图形化界面，之后将在DVE界面中进行仿真调试。
或者通过菜单File》Export》Export Simulation，设置Simulator为VCS，编译库路径（Compiled Library Location），导出脚本的路径，在导出路径目录中，进入vcs文件夹，在终端运行./sh运行仿真。