利用Sigrity进行阻抗和串扰仿真

Sigrity进行阻抗和串扰仿真

一、首先打开power SI，然后选择工作环境，file->switch workflow->ERC-Trace imp如图

二、打开后，然后进行加载你的PCB文件（candece的brd文件），非cadence需要转化才行；打开后如图：

三、首先检查下层叠结构，注意PCB的层叠结构对阻抗的仿真非常重要！！！，否则差的很远，接下来会做一个对比；下面做DDR和CPU之间的阻抗和串扰仿真，先做一个默认的大家看下结果，层叠结构设置如图，现在只是用默认值；

四：设置好层叠结构后，选择要仿的芯片位号即可，setup ->option:set up…点击后出来的是TX，点击next后就会弹出一样的框进行选择RX；如图：

然后就一直点击next和finsh就可以了



剩下的就用默认 一直点就好了；
五：接下来设置要仿真的信号了，刚才只是选一个范围如图：

六：接下来我们就要开始仿真了，时间比较快一分钟就出结果如图：

七：然后就出来结果啦，如图可以看到左边部分之前不能打开的，现在已经显示出来可以打开了，这些都是仿真出来显示的有Excel表格具体到每一个点的数值，有直方图，有散点图等等，大家可以自己都点开看下了解下；**接下来重要的是：重点重点，我点击的是第一个数值显示，可以看到我的首层的单端阻抗到达了80ohm！！！**这是不对的，DDR的单端标准是50ohm的阻抗匹配；如图：


上图这是首层的阻抗太离谱了，差距很大，接下来下图是第三层的信号 还勉强的可以说的过去


八：我们回到第三步，把层叠结构根据厂家做的PCB板和材质重新选择下：如图，层叠结构需要问板厂要，或者自己用SI9000进行调试给板厂


换算成mil后，重新进行仿真，直接点击start erc sim；参数不用再设置了，刚才已经设过了，现在只是改了层叠结构，重新仿真就好了；
出来结果如下




，对比第7中的TOP的阻抗，发生了质的变化；直接从八十多降到了五十多可接受范围内；可以说阻抗和PCB的材料过孔、油墨都有很大的关系，这些结果都是可以下载后保存的，里面还有一些每条线上的等效电容值啥的不知道准不准，还有串扰没写，最后结果里面coupling layout overlay是显示板子内部的串扰程度的，约接近0越好；
好好学习 天天向上，一起学习吧。加油少年们