FPGA
文章平均质量分 67
weixin_43189165
这个作者很懒,什么都没留下…
展开
-
【8B10B编解码及verilog(xilinx example)解析】
简单介绍8b10b编解码方法原创 2023-09-21 15:31:36 · 839 阅读 · 0 评论 -
JESD204协议理解
目录1.参数理解2.数据传输3.链路建立3.1代码组同步3.2特殊字符3.3初始化多帧序列4.时钟要求1.参数理解jesd204b主要参数及含义如下参数含义M每个器件的转换数(理解为每个AD或者DA的转换通道数)N转换分辨率(即AD采样位数)N’所需半字节总的位数,即所需nibble数乘以4,也可称为协议的字长(word size)S每一帧所传输的采样数L数据传输的通道(lane)数量F每一帧的字节数(octets)K多帧情况下的帧原创 2022-03-21 13:48:13 · 2150 阅读 · 1 评论 -
vivado使用git版本管理
1.测试环境使用vivado2018.22. 目录工程目录如下:mcs:保存bit使用script:保存脚本包括工程脚本和bd脚本src:源文件包括ip、自定义ip和源代码work:工程工作目录src目录如下:contrs:保存约束文件hdl:保存代码ip:保存调用ipuser_ip:保存自定义ip3.导出脚本分别使用tcl命令导出工程脚本和bd脚本导出bd脚本如下:write_bd_tcl 目录(这里使用script目录)write_project_tcl 目原创 2021-07-08 17:44:47 · 1023 阅读 · 0 评论 -
ADC12D1600使用及FPGA采集
1.测试环境采用V7采集ADC12D1600,通过内部ila观察信号2.ADC12D1600配置使用通过V7通过Non-ECM配置1600可工作与几种模式,DEMUX和DES,每种模式对应的时钟频率和数据格式不一样例如同时工作与DEMUX和DES时,时钟频率为400M说明:DES模式双通道同时采样,采样频率可达3.2G,每个通道采样1600M,双沿输出,输出频率800MDEMUX模...原创 2020-04-27 10:45:40 · 1936 阅读 · 3 评论