SystemVerilog文本值和数据类型

目录

文本值赋值

内置数据类型

定宽数组

合并数组

动态数组

队列

关联数组

结构体

枚举类型

字符串

---

---

文本值赋值

文本值赋值：

    SV针对文本值的赋值进行了加强，主要体现在两个方面：第一，可以只指定要赋的值，而不用指定进制；第二，赋值可以是逻辑1，可以指定所有位被赋予什么值。

例：

parameter SIZE = 32；

reg[SIZE-1:0] data；

data = 'b0；//将data的所有位置为0

data = 'b1;  //将data的所有位置为1

data = 'bx;  //将data的所有位置为x

data = 'bz;  //将data的所有位置为z

内置数据类型

四值逻辑类型（初始值为X）：integer、reg、wire、logic

二值逻辑类型（初始值为0）：bit、byte、int、shortint、longint

有符号数类型：byte、int、longint、shortint、integer

无符号数类型：bit、reg、logic、wire

logic类型使用说明：

        1、logic为具有四值的数据类型，初始值为X；

        2、