system verilog-变量类型

1.四值变量与二值变量

变量类型分为：四值变量和二值变量
四值变量：0、1、x、z

四值变量	描述
reg	2bit 主要用在assign语句中，起连接作用，类似金属线
wire	2bit 主要用在initial和always语句中，对线路建模
time	64bit
logic	2bit 对reg类型的增强，可以被连续赋值语句驱动，可用在assign、initial、always语句
integer	32bit 有符号位

二值变量：0、1

二值变量	描述
bit	1bit 无符号位
byte	8bit 有符号位
shortint	16bit 有符号位
int	32bit 有符号位
longint	64bit 有符号位

四值变量与二值变量的特性：
四值变量的默认初始值为x，二值变量的默认初始值为0；
将四值变量赋值给二值变量，x和z状态会转变为0；

有符号位和无符号位之间可以互相转化：
有符号位 -->无符号位时，会直接向最高位扩展一位符号位

integer unsigned i1;
logic signed [31:0] i1;