时序逻辑电路结构和工作原理汇总（基本双稳态电路，用或非门构成的SR锁存器，用与非门构成的SR锁存器，门控SR锁存器，D锁存器，主从D触发器，D触发器，JK，SR触发器）

最新推荐文章于 2025-03-16 01:23:40 发布

_阿锋丶

最新推荐文章于 2025-03-16 01:23:40 发布

阅读量6.7k

点赞数 14

分类专栏：数字逻辑

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/weixin_43342105/article/details/104984577

版权

数字逻辑专栏收录该内容

26 篇文章

订阅专栏

文章目录

时序逻辑电路的特点以及与组合电路的区别

在这里插入图片描述

基本双稳态电路

在这里插入图片描述

在这里插入图片描述

用或非门构成的SR锁存器

其实就是讲双稳态电路的两个非门都换成或非门
在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

用与非门构成的SR锁存器

在这里插入图片描述

保持稳定状态需要的条件

门控SR锁存器

在这里插入图片描述

D锁存器

在这里插入图片描述
逻辑门控D锁存器

在这里插入图片描述

传输门D锁存器
在这里插入图片描述

主从D触发器

在这里插入图片描述

在这里插入图片描述

维持阻塞D触发器

在这里插入图片描述

D触发器

在这里插入图片描述

JK触发器

在这里插入图片描述

在这里插入图片描述

T触发器和SR触发器

在这里插入图片描述

SR触发器

在这里插入图片描述

评论 4

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。