Verilog基本语法初学

一、语言要素

(一)概述

1、空白符（White Space）
空格、换行、换页、Tab等；
是代码错落有致，提高可读性。
2、注释（Comment）
单行注释：“ // ”；
多行注释：“ /* ”~“ */ ”。
3、标识符（Identifier）
字母、数字、_、$，最长1023个字符。
4、关键字（Key Word）
所有的关键字都是小写的。
5、运算符（Operator）

（二）常量

1、整数（Integer）
+/-<位宽>’<进制><数字>
（1）较长的数之间可用下划线分开；
（2）未定义整数位宽，则默认32位；
（3）定义位宽比数值位数长，通常在左边填0补位，如果数最左边一位为x或z，就相应地用x或z在左边补位；
（4）“？”是高阻态z的另一种表示符号，数字表示中与“z”等价可互相替代；
（5）x（或z）在二进制中代表1位x（或z），在八进制中代表3位x（或z），在十六进制中代表4位x（或z），其代表的宽度取决于所用的进制。；
（6）整数可以带符号，且正负号应写在最左边，负数通常表示为二进制补码形式；
（7）位宽与进制默认时默认是十进制数；
（8）位宽和’之间、进制与数值之间允许出现空格，‘和进制之间、数值之间不允许出现空格；
（9）带符号整数定义；例：8’sh5a。
2、实数（Real）
十进制表示法 小数点两侧都必须有数字；
科学计数法
实数