行为级，结构化，数据流

module aa（
input a,b,c,d,
output o
);
wire tmp0,tmp1;
XOR2 m0(.O(tmp0),.I0(a),.I1(b));
XOR2 m1(.O(tmp1),.I0(c),.I1(d));
AND m2(.O(o),.I0(tmp0),.I1(tmp1));
endmodule

结构化就是用最接近电路的语言，不是人类语言，直接描述电路的每一个结构

module aa(
input a,b,c,d,
output o
);
wire tmp0,tmp1;
assign tmp0 = a ^ b;
assign tmp1 = c ^ d;
assign o = tmp0 & tmp1;
endmodule

数据流就是在电路和人之间取一个中间值，增加了人的语言特点，保留了电路的结构方式

module aa(
input a,b,c,d,
output o
);

always@(a,b,c,d)
if(a != b && c != d)
    o = 1'b1;
else
    0 = 1'b0;
    
endmodule

行为级就是按照人类的语言高度抽象化，就好像骂人的时候可以说，您的脑回路真长，明白人一听就懂，计算机要不直接骂你个傻逼，他都不知道什么意思