2021复旦微电子FPGA开发笔试题上

一、单选题

1. 假设有一个电路用8个slice实现2个32bit数据的加法，FF之间的LUT有8级，1级LUT组合逻辑时延Tdly=420ps,并且Tco=300ps，Tskew=100ps,请分析这个电路最高能跑多少MHz?（）
   A.289 B.273 C.266 D.298
2. 通用的高级程序语言一般都会提供描述数据、运算、控制和数据传输的语言成分，其中，控制包括顺序、（）和循环结构
   A．递归 B.函数 C.选择 D.递推
3. 总线复用方式可以（）
   A． 提高CPU的利用率
   B． 提高总线的传输带宽
   C． 减少总线中信号线的数量
   D． 增加总线的功能
4. 用万用表直流电压档测得电路中PNP型晶体管各极的对地电位分别是：Vb=-12.3v,Ve=-12v,Vc=-18v,则三极管的工作状态为（）
   A． 饱和
   B． 放大
   C． 高阻
   D． 截止
5. 在FPGA中包含各种仿真，下列不属于FPGA开发过程仿真的是（）
   A． 时序仿真
   B． PCB电路级仿真
   C． RTL电路级仿真
   D． 门级仿真
6. 以下关于冯诺依曼结构和哈佛结构的描述中，不正确的是（）
   A． 哈佛结构中取指和执行不能完全重叠
   B． 哈佛结构的计算机在一个机器周期内可同时获得指令字和操作数
   C． 冯诺依曼结构中程序计数器负责提供程序执行所需要的地址
   D． 冯诺依曼结构的计算机中程序和数据共用一个存储空间
7. 对于TTL与非门闲置输入端的处理，错误的做法是（）
   A． 与有用输入端并联
   B． 接电源
   C． 接地
   D． 通过电阻3KΩ接电源
8. Verilog中不支持的值类型是（）
   A． Z
   B． 1
   C． H
   D． 0
9. 某8位D/A变换器的输出最大电压为5V,其分辨率指标是最低有效位输入时输出的变化程度,那么该D/A变换器的分辨率是()
   A． 10mv
   B． 20mv
   C． 40mv
   D． 50mv
10. 在串行通信中，根据数据传输方向不同，可以分成三种方式，不包括（）方式
    A． 单工
    B． 双工
    C． 半双工
    D． 半单工
11. Verilog中不支持的循环语句是（）
    A． Repeat
    B． While
    C． Loop
    D． For
12. 以下几种A/D转换器中转换速度最快的是（）
    A． 并联比较器
    B． 双积分型
    C． 计数型
    D． 逐次渐进型
13. 若某计算机采用8位整数补码表示数据，则运算（）将产生溢出
    A． 127+1
    B． -127-1
    C． 127-1
    D． -127-1
14. 存储一个32位数0x12345678到1000H？1003H四个字节单元中，若以小端模式存储，则1000H存储单元的内容为（）
    A． 0x21
    B． 0x78
    C． 0x87
    D． 0x12
15. 下列存取速度最快的是（）
    A． 高速缓存（CACHE）
    B． Flash存储器
    C． DRAM存储器
    D． 磁盘
16. 在32位总线系统中，若时钟频率为500MHz,传输一个32位字需要5个时钟周期，则该总线系统的数据传输速率为（）MB/S
    A． 800
    B． 600
    C． 400
    D． 200
17. 对于放大电路，所谓的开环是指（）
    A． 无电源
    B． 无负载
    C． 无反馈电路
    D． 无信号源
18. 假设有8个记录，它的初始关键字序列为{5,7,3,8,2,9,1,4}，用冒泡排序对它进行排序，第5次排序的结果为（）
    A． 3,2,5,1,4,7,8,9
    B． 1,2,3,4,5,7,8,9,
    C． 5,3,7,2,8,1,4,9
    D． 2,1,3,4,5,7,8,9