【数字设计】壁仞科技_笔试面试题目分享

张江打工人

已于 2023-07-30 11:11:45 修改

阅读量2.4k

点赞数

分类专栏：数字芯片IC笔试面试专题文章标签：面试职场和发展 fpga 芯片

于 2021-12-06 17:18:59 首次发布

本文链接：https://blog.csdn.net/weixin_43698385/article/details/121750800

版权

数字芯片IC笔试面试专题专栏收录该内容

18 篇文章

订阅专栏

芯片设计验证社区·芯片爱好者聚集地·硬件相关讨论社区·数字verifier星球
四社区联合力荐！近500篇数字IC精品文章收录！
【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计Verilog·STA·设计·验证·FPGA·架构·AMBA·书籍

在这里插入图片描述

笔试

壁仞科技的笔试题除了常规的IC设计或者验证的内容外，还包括浮点数的运算，DDR的带宽，PCIE的带宽等与公司业务高度相关的题目，难度比较大，其中的题目包括如下
1.以下四个概念的区分，同时判断以下哪一个DFX是在综合中实现的（以下均不应该在综合中实现）
DFT：Design for Testability
DFM：Design for Manufacturability
DFR：Design for Reliability
DFD：Design for Debug

2.下面哪个FP32数据格式是正确的（符号位，指数位，小数位）
A.1.8.23
B.1.5.26
C.2.8.22
D.2.5.25

正确的 FP32（单精度浮点数）数据格式是选项 C：2.8.22。
在 IEEE 754 浮点数标准中，单精度浮点数（FP32）由三个部分组成：符号位、指数位和小数位。

符号位：1 位，用于表示数的正负，0 表示正数，1 表示负数。
指数位：8 位，用于表示数的指数部分，以二进制补码形式表示。
小数位：23 位，用于表示数的小数部分，以二进制形式表示。

选项 C 中的数据格式是 2.8.22，其中 2 位表示符号位，8 位表示指数位，22 位表示小数位，符合 FP32 的格式要求。

3.对于PCIE gen5 serdes工作在32Gbps线速下，如设计controller数字逻辑频率为1G，请问对于每条lane，data path位宽设计为多少
A.16
B.20
C.32
D.40

PCIE的lane是双通道的，考虑 PCIe Gen5 SerDes 工作在 32 Gbps 线速下，设计 Controller 数字逻辑频率为 1 GHz，对于每条 lane，data path 的位宽应该为：
(32 Gbps / 2) / 1 GHz = 16

4.脚本语言：请写一段Python代码，打开一个文件，扫描每行，如果匹配到biren01，biren02…biren99，则以行号Key，将匹配到的birenxx保存下来

import re

def save_matching_lines(filename):
    target_strings = set()
    with open(filename, 'r') as file:
        for line_num, line in enumerate(file, start=1):
            matches = re.findall(r'biren\d{2}', line)
            if matches:
                target_strings.update(matches)

    with open('matched_strings.txt', 'w') as output_file:
        for line_num, target_string in enumerate(sorted(target_strings), start=1):
            output_file.write(f'Line {line_num}: {target_string}\n')

# 将 'your_file.txt' 替换为您要扫描的文件名
save_matching_lines('your_file.txt')