XILINX ZU系列FPGA PS-PL通过双口BRAM进行数据通信实验

前言

emm最近开始学习ZYNQ PS部分开发，主要是想通过PS-PL BRAM通信接口学习一下在SDK上对PS内存的操作，实际上PL-PS之间通信即通过操作同一片地址空间实现数据通信哈，大数据量的通信通常用DMA实现，少量配置数据传输的话可以用block ram实现。

1、VAVIDO搭建block design

搭建BD主要是配置PS外围部分连接，包括PS和外设之间，PS和PL之间的连接，如图所示搭建BRAM所需最小外围连接，包括PS部分，复位模块，双口BRAM等模块。

1️⃣zynq ps：配置PS端外围连接，包括时钟、复位、MIO、DDR以及PS-PL之间的连接。

2️⃣AXI smartconnect:用于AXI内存映射设备主从端的连接，相比较具有相同功能的AXI interconnector，以最小的用户干预自动配置和适应连接的AXI主从IP。

3️⃣：BRAM CONTR