FPGA spi主从机通信modelsim仿真

FPGA 基于spi协议的主从机通信仿真

主机发送从机接收(发送2byte数据,传输数据位数可以更改,先发的低位再发高位)
在这里插入图片描述

从机发送主机接收(发送2byte数据,传输数据位数可以更改,先发的低位再发高位)
在这里插入图片描述

从机发送主机接收有一个问题无法解决,从机的sck信号是从主机接收而来,对sck信号进行打两拍处理,检测上升沿和下降沿,上升沿和下降沿信号会滞后sck信号两拍,导致传输数据的的信号线spi_miso也滞后sck信号两拍(这里我仔细想了打两拍无论如何上升沿和下降沿都只滞后一个时钟周期,仿真显示滞后了两个时钟周期,等我再想想)在第一个sck下降沿无法进行信号的传输,导致并行接收的最后一个数据有点变形

全部信号的仿真
在这里插入图片描述

主机端信号
在这里插入图片描述
从机端信号
在这里插入图片描述
定义测试信号
在这里插入图片描述
需要详细代码的可以联系本人QQ1552553218;有偿,一杯奶茶钱

  • 1
    点赞
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值