FPGA 学习之路:verilog学习第5天

    最近一直在出差,没时间学,这两天补上,之前的modelsim的仿真波形一直出不来,原来是没有写testbench中加入激励,百度网上的这块的仿真资料,终于用了两天把波形仿出来了,虽然是很简单的一个三个与门的综合,也算是又学习了一点点了。

   接下来的学习计划是开始做一个LED的流水灯。也会把进展一起贴出来。
   
    希望在3个月左右的时间,熟悉Quartus 和verilog。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值