野火FPGA，在vga_uart_pic这一讲，进行仿真时readmemh函数读取不了txt文档的数据，rx波形显示红线

已于 2023-05-24 17:33:16 修改
阅读量440 收藏 1
点赞数
文章标签： fpga开发
于 2023-04-11 15:21:04 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43967903/article/details/130084453
版权

 如上图，在进行顶层模块仿真时readmemh函数要读取路径里的文档数据，在仿真时uart_rx模块的rx接收该路径下的数据，仿真波形显示红色，没接收到。搞了好久没发现问题所在，今天又遇到该问题，偶然间去看了下仿真下面的sim，点击里面的顶层模块代码，发现和自己写的路径不一样，改一下之后rx波形就正常了，记录一下，有相同问题的小伙伴可以看看。

仿真下方的sim里的文件读取路径和自己写的有区别，这是仿真里的 

 

 这是自己写的。

第二个问题是：还要把data_test.txt文档复制放到prj工程文件夹里面的simulation里的modelsim文件里面

弄完这两步后我的波形就恢复正常了，大家可以试试看。

Hoopsing
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
(1)verilog语言编写D触发器
m0_46498597的博客
11-22 2391
2.1.1 本节目录 1）本节目录； 2）FPGA简介； 3）verilog简介； 4）verilog语言编写D触发器； 5）本节结束。 2.1.2 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA设计不是简单的芯片研究，主要是利用 FPGA 的模式进行其他行业产
I2C.rar_FPGA USB_FPGA uart VGA_i2c uart vhdl_uart i2c verilog
09-21
本资料包“`I2C.rar`”似乎聚焦于FPGA在USB、UART、VGA以及I2C通信协议的应用，同时提供了基于VHDL和Verilog的实现方案。以下是对这些知识点的详细解释： **I2C（Inter-Integrated Circuit）**：I2C是一种多主机、...
Modelsim仿真之readmemh函数读取不了文件
wzbjwldn的博客
10-11 691
Modelsim仿真之readmemh函数读取不了文件的两种解决方案
自己动手写CPU：readmemh函数读不到rom.data文件的数据
ytyChris的博客
12-11 3056
在学《自己动手写CPU》的时候，可能会遇到信号一直处于未知态的现象，本文对该现象可能的原因做了分析。
readmemh函数引用的txt格式_【转载】仿真时在verilog中使用$readmemh读取文件有时无效的原因...
weixin_29018335的博客
01-14 2295
在verilog中有$readmemh(“filename”, mem_name)命令，在使用这个命令时，”filename”中的路径要用反斜杠'/'，而不是斜杠'\'，切记！如$readmemh("F:/mydesigen/re_input.txt",re_input);上面的语句是正确的，而如果用斜杠就有问题，如$readmemh("G:\data.txt",re_input)。对文件进行数据...
uart_rx.rar_fpga uart verilog_uart verilog fpga_uart_rx_universa
09-22
Tcode is in VERILOG HDL (Hardware ... code is of UART (universal asynchronous receiver&transmitter) receiver . its objective is to accept serial data from port of computer and allow it to come in a FPGA
UART.rar_FPGA Uart 仿真_UART VHDL_fpga uart in vhdl_串口 vhdl
09-21
通过阅读提供的文档，你将能够掌握如何在FPGA中实现一个完整的UART接口，并进行有效的仿真验证，从而确保你的设计在实际应用中能够正常工作。这是一项非常实用的技能，对于从事FPGA设计或者嵌入式系统开发的工程师来...
uart_rx.zip_FPGA串口通信_uart_rx
07-15
本教程将详细解释如何在FPGA中实现UART接收（UART_RX）功能，以便与计算机或其他FPGA设备进行数据交换。 UART的核心原理是通过串行方式发送和接收数据，数据通常以起始位、数据位、奇偶校验位和停止位的形式打包。...
FPGA_UART.zip_fpga uart_uart 数据位
09-21
本项目“FPGA_UART.zip”着重于在FPGA上实现UART（通用异步收发传输器），这是一种常见的串行通信接口，广泛用于设备之间的通信。在Verilog这种硬件描述语言环境下，实现UART不仅可以提升设计的灵活性，还可以满足...
通过system verilog unpacked array转换为packed array解决readmemh无法读取packed array
tmp_2011的博客
10-19 326
通过使用system verilog unpacked array to packed array解决readmemh无法读取packed array的问题
Testbench关于$readmemh读取数据异常问题
weixin_53377150的博客
09-30 1987
在DDR仿真验证中，Testbench关于$readmemh读取数据异常问题
fpga仿真问题
qq_57320111的博客
12-14 160
一：采用#20方式进行赋值输入：（在时钟上升沿输入不可缓存，在时钟下降沿输入可以实现缓存）二：采用抓取时钟上升沿进行递加赋值输入：（可以实现缓存）
FPGA自学（一）
up_bai的博客
04-18 413
fpga入门
野火FPGA征途PRO问题解决：1.用QUARTUS 13.0，start为灰色，显示no hardware
weixin_42569890的博客
04-11 3246
自己是小白，在点亮LED灯的过程中到最后一步时发现start灰色，按照下面的步骤已经解决了。希望对你有帮助。显示no hardware大概率是因为板子和电脑连接后电脑没有驱动。
FPGA-VGA驱动
qq_45268949的博客
05-05 1465
FPGA-VGA驱动
在vivado中使用$readmemh读取数据为X的情况
Alefssio的博客
03-25 3374
（1）进制错误 可以在TCL控制台看到错误。 将其修改为即可。 $readmemb("F:/work_data/sigi.txt",file_idata,0,4095); 数据正常读入寄存器，txt文件也要正常对应所读格式，目前用这个函数无法读取十进制数据。 （2）文件路径格式有误 使用 / 而不是 \ （3）文件路径粘贴时候出现错误 可以在tcl控制台看到这个警告，实际上我的代码里面前面路径是没有特殊符号的，于是往前删除一格，也没有将双引号删除，再次运行即可读到数据...
vivado 仿真工程中$readmemh 使用
weixin_37993576的博客
11-05 8855
原文网站：vivado 仿真工程中$readmemh 使用 – 芯片天地 在verilog 仿真中，有时会使用$readmemh系统函数，帮助仿真者快速装载仿真所使用的数据。在一些简单的仿真中， 我们可以通过initial 来加载仿真的数据，但是当仿真数据比较多的情况下， 就需要使用系统函数加载数据了。$readmemh 系统函数就是用来帮助开发者加载仿真数据的。$readmemh系统函数本身具有文件操作功能，因此不需要$fopen等文件操作。通常来说 ， $readmemh 也被归为文件操作类型的...
Zynq系列FPGA实现SDI编解码转SFP光口传输（光端机），基于GTX高速接口，提供6套工程源码和技术支持
qq_41667729的博客
07-15 760
Zynq系列FPGA实现SDI编解码转SFP光口传输（光端机），基于GTX高速接口，提供6套工程源码和技术支持
【 FPGA 线下免费体验馆】高端 AMD- xilinx 16 nm UltraScale +系列
最新发布
weixin_60861523的博客
07-18 214
而一个简单的 FPGA 开发板是不具备这些的，因此需要用更高端，大容量，高速IO的 FPGA 芯片与其他硬件组成一个完整的系统开发。虽然性能卓越，但价格也比较昂贵。不管你是在高校科研还是在企业公关技术，能够充分让您感受高端FPGA卓越的性能，并且还有现场工程师协助，加快您对产品的调研，性能的熟悉，开发环境的配置，加快产品上市进度或科研项目的适配。为支持集成电路及AI等行业发展，依元素科技投入百万的高端FPGA实验平台对外开放免费申请，用于线下高端项目体验，不管您是公司还是高校老师，均可以申请来体验。
verilog怎么读入文件数据赋值为变量
07-12
在Verilog中，你可以使用`$readmemh`或`$readmemb`系统任务来从文件中读取数据并将其赋值给变量。 如果你的文件包含16进制数据，你可以使用`$readmemh`任务。以下是一个示例： ```verilog reg [7:0] data [0:99]; // 声明一个包含100个8位寄存器的数组 initial begin $readmemh("input_file.txt", data); // 从文件中读取数据并赋值给data数组 end ``` 如果你的文件包含二进制数据，你可以使用`$readmemb`任务。以下是一个示例： ```verilog reg [7:0] data [0:99]; // 声明一个包含100个8位寄存器的数组 initial begin $readmemb("input_file.txt", data); // 从文件中读取数据并赋值给data数组 end ``` 在这两个例子中，`input_file.txt`是包含数据的文本文件的路径。数据将按照文件中的顺序读取，并分配给变量`data`。请确保文件中的数据与变量的大小和顺序匹配。 希望这可以帮助到你！如果有任何疑问，请随时提问。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值