74LS138译码器实现2位二进制乘法器-QuartusII 软件仿真

一、74LS138译码器介绍

74LS138是3-8译码器，一共有3个地址输入端，即C、B、A(A为低位)，3个选通输入端G1、G2AN、G2BN，以及8个译码输出端Y0N、Y1N、Y2N、…、Y7N。译码输出为低电平有效。通过地址输入端可以控制相应的输出端子为低电平有效，完成地址的译码输出。

二、真值表和逻辑表达式构建

逻辑定义：输入端为B1、B0、A1、A0，分别代表第一个数的高位和低位，第二个数的高位和低位；输出用Y3、Y2、Y1、Y0表示，分别连接对应的LED灯，如果LED点亮（逻辑输出1）则表示该处输出位计算结果为1，否则为0，最后输出Y3、Y2、Y1、Y0顺序组合则代表最终计算结果。

以下是真值表和逻辑表达式：

`

三、原理图设计及实验仿真

包括：仿真波形截图、仿真结果表（代替测试表格）


仿真结果表：

四、总结用译码器设计组合逻辑电路的方法

使用编码器设计电路有以下流程：

1. 分析题意，将要求转化成逻辑实现功能，同时进行逻辑定义

2. 根据功能实现列出真值表，根据真值表列写逻辑表达式

3. 根据表达式变量选择合适的译码器，确定使用译码器的数量、型号等

4. 选好地址端和数据输入端，结合简单逻辑门器件完成电路设计

5. 使用Quartus进行初步的逻辑波形仿真，检验仿真效果和功能

6. 对电路进一步优化，包括方案思路、电路元器件选择、排线走线等等
   7）对电路方案进行评价