嵌入式Linux学习记录之DDR3

 DDR 接口   一般没有复用功能
1、tRCG
2、CL
当列地址发出以后就会触发数据传输，但是数据从存储单元到内存芯片 IO 接口上还需要一段时间，这段时间就是非常著名的 CL(CAS Latency)，也就是列地址选通潜伏期，
3、tRC
4、tRAS
tRCD  参数
tRCD 全称是 RAS-to-CAS Delay，也就是行寻址到列寻址之间的延迟。

MMDC控制器
1、多模支持DDR3/DDR3L LPDDR2 x 16位
2、MMDC最高支持400Mhz  800MT/S
3、MMDC提供的DDR3连接信号。6ULL给DDR提供了专用的IO

DDR时钟配置
  DDR使用的时钟源位MMDC_CLK_ROOT=PLL2_PFD2=396Mhz，在前面的例程已经设置
  CBCMR寄存器的PRE_PERIPH2_CLK_SE位 就是bit22：21，设置为pre_perich2时钟源，设置为01
  CBCDR寄存器的PERIPH2_CLK_SEL位就是bit26  设置为0， ppl2为时钟源。
   CBCDR寄存器的FABRIC_MMDC_PODF位，bit5：3设置位0，就是1分频。

DDR3L初始化与测试
1、ddr__srtress_tester配置文件
excel配置文件，excel配置号以后realview.inc会同步更新。
2、.inc文件
ddr_stress_tester工具需要用到.inc文件

3、测试
ddr_stress_tester通过USB口将.inc中的配置信息下载到开发板。直接超频测试的话失败

4、做校准
   Write leveling calibration
   MMDC_MPWLDECTRL0 ch0 (0x021b080c) = 0x00000000
   MMDC_MPWLDECTRL1 ch0 (0x021b0810) = 0x00070007

   Read DQS Gating calibration
   MPDGCTRL0 PHY0 (0x021b083c) = 0x013C013C
   MPDGCTRL1 PHY0 (0x021b0840) = 0x00000000

   Read calibration
   MPRDDLCTL PHY0 (0x021b0848) = 0x40403438

   Write calibration
   MPWRDLCTL PHY0 (0x021b0850) = 0x40403632