Verilog可综合与不可综合之disable(纠结)

最新推荐文章于 2023-07-06 13:02:13 发布
最新推荐文章于 2023-07-06 13:02:13 发布
阅读量2.2k 收藏 15
点赞数 5
分类专栏： 数字IC知识点总结 文章标签： verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44502896/article/details/106320483
版权

Verilog可综合与不可综合之disable(纠结)

思维导图：
在这里插入图片描述

可综合与不可综合语句汇总：
（1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，or，nor，xor，xnor，buf，not，bufif0，bufif1，notif0，notif1，if，inout，input，instantitation，module，negedge，posedge，operators，output，parameter。
（2）所有综合工具都不支持的结构：time，defparam，$finish，fork，join，initial，delays，UDP，wait。
（3）有些工具支持有些工具不支持的结构：casexÿ

最低0.47元/天 解锁文章
崽象肚里能撑船
关注
  • 5
    点赞
  • 踩
  • 15
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Verilog基础知识10（verilog中的综合与不可综合 ）
时间的诗
07-22 1万+
需求说明：Verilog设计 内容       ：第一部分 verilog中的综合与不可综合                    第二部分 verilog可综合设计 来自       ：时间的诗 第一部分 verilog中的综合与不可综合  原文：http://www.eefocus.com/initial_wei/blog/12-10/287444
verilog之可综合与不可综合
07-20
本文章是关于verilog之可综合与不可综合的。
Verilog基础：disable语句
最新发布
前进，才知道自己的渺小
07-06 2824
disable语句提供了终止并发活动过程的能力，同时保持了Verilog过程描述的结构化本质。disable语句在处理意外情况时很有用，例如硬件中断或全局复位。disable语句可以有如下用途。1、提前结束task的执行。2、终止命名块的执行，执行后面的语句（类似于C语言的goto）。3、跳出循环语句（类似于C语言的break）。4、跳出循环中的后续语句（类似于C语言的continue）。
verilog中的关键字disable用法
iPlatForm的博客
12-22 1万+
disable语句可以退出任何循环，能够终止任何begin..end块的执行，用于仿真验证中。 例如 begin:one for(i=1;i begin:two if(a==0) disable one; //从one这个begin..end 中跳出，终止了for if(a==1) disable two;//从two这个begin..end块中跳出，从本次循环中跳出 e
Verilog disable语句
qq_33300585的博客
11-24 1025
Verilogdisable语句
verilog disable 用法 （易错！）
weixin_30394981的博客
12-03 1167
disable语句可以退出任何循环，能够终止任何begin..end块的执行，用于仿真验证中。 例如 begin:one for(i=1;i<5;i=i+1) begin:two if(a==0) disable one; //从one这个begin..end 中跳出，终止了for if(a==1) disable two;//从two这个begin..end块中跳出，从...
命名块 verilog
qq_36613247的博客
06-29 1230
命名的块中可以声明局部变量，通过层次名引用的方法对变量进行访问。
verilog 不可综合语句
08-04
"Verilog 不可综合语句详解" Verilog 是一种 Hardware Description Language（HDL），用于描述数字电路的行为和结构。但是，并不是所有的 Verilog 语句都可以被综合工具识别和实现。在设计数字电路时，了解哪些语句...
verilog 可综合语句总结
08-15
- 与 `x` 或 `z` 进行比较的条件表达式不可综合，应确保信号只有 `0` 和 `1` 两种状态。 在编写Verilog代码时，遵循这些规则和原则将有助于确保代码的可综合性和设计的正确性。同时，理解特定综合工具的能力和限制...
用Verilog HDL进行可综合RTL设计概述
01-19
　Verilog HDL硬件描述语言既可以用于行为级建模，又可以用于RTL级建模，还可以用于可综合的RTL级建模。设计工程师可以根据自己的需要来选择不同的建模方式。在项目初期，设计工程师应该选择行为级建模来构建目标...
Verilog常用语法
weixin_50810761的博客
02-08 3万+
Verilog可综合常用语法 一、模块的结构、数据类型、变量和基本运算符号 1 模块的结构 1.1 端口定义 module 模块名（口1,口2,口3,…）; 两种模块例化方式： 方法一：模块名（连接端口1信号名,连接端口2信号名,连接端口3信号名,…）； 方法二：模块名（.端口名1（连接信号1名）,.端口名2（连接信号2名）,…）； 例化时还可以对模块中的参数型（parameter）变量进行重新赋值； 例如： module min(input clk,input rst_n,input a1,outpu
19 verilog基础语法-可综合设计
毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
04-12 1718
一、学习内容 二、语法举例 （1）可综合 （2）不可综合 三、思考和小结 （1）思考 （2）小结
在Verilog中用for循环实现字符串长度获取、字符串连接、字符串转数字以及数字转字符串（一）
ZLK1214的专栏
11-17 4014
Verilog中的for循环和disable语句是可综合的，利用for循环，可以像编写软件代码那样实现一些算法。 测试环境：Vivado 2020.1 + XC7A35T-2FGG484，晶振50MHz。 【StringManipulator.vh】 `define STRMANIP_STRLEN 1 `define STRMANIP_STRCAT 2 `define STRMANIP_ATOI 3 `define STRMANIP_ITOA 4 【StringManipulator.v】
verilog中的task用法
热门推荐
a14730497的专栏
09-29 10万+
任务就是一段封装在“task-endtask”之间的程序。任务是通过调用来执行的，而且只有 在调用时才执行，如果定义了任务，但是在整个过程中都没有调用它，那么这个任务是不会 执行的。调用某个任务时可能需要它处理某些数据并返回操作结果，所以任务应当有接收数 据的输入端和返回数据的输出端。另外，任务可以彼此调用，而且任务内还可以调用函数。  1．任务定义 任务定义的形式如下： tas
【转】NB的specify
weixin_30239339的博客
08-25 804
specify block用来描述从源点（source：input/inout port）到终点（destination：output/inout port）的路径延时（path delay），由specify开始，到endspecify结束，并且只能在模块内部声明，具有精确性（accuracy）和模块性（modularity）的特点。specify block可以用来执行以下三个任务：一、描述横...
Verilog中可综合与不可综合的语句
OpenFPGA的博客
08-15 6056
*（1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，or，nor，xor，xnor，buf，not，bufif0，bufif1，notif0，notif1，if，inout，input，instantitation，module
verilog 中的可综合与不可综合
耐心的小黑的博客
10-17 1万+
参考链接： https://blog.csdn.net/qq_26652069/article/details/92790862 https://blog.csdn.net/woshiyuzhoushizhe/article/details/83614856 一、什么是综合? Verilog HDL或VHDL都只是一种硬件的描述语言，并且允许在不同的抽象层次上对电路进行建模。VerilogHDL侧重于电路级，可以在门级和寄存器传输级（RTL）描述硬件，也可以在算法级对硬件加以描述。而VHDL侧重于系统级。
Verilog基础知识0（`define、parameter、localparam三者的区别及举例）
时间的诗
05-11 7万+
1、概述     `define：         作用 -> 常用于定义常量可以跨模块、跨文件;                           范围 -> 整个工程;     parameter：     作用 -> 常用于模块间参数传递;                           范围 -> 本module内有效的定义;

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值