FPGA设计（篮球进攻24秒倒计时器）

已于 2024-07-25 20:48:34 修改
阅读量491 收藏 13
点赞数 7
文章标签： fpga开发
于 2024-07-25 14:34:02 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44653520/article/details/140689254
版权

篮球进攻24秒倒计时器

1 程序设计

1.1方案设计

篮球进攻24秒倒计时器系统由5CEBA4F23C7N FPGA现场可编程逻辑器件、按键模块、LED模块、数码管显示模块、时钟模块五部分组成。

系统的工作方式为使用者通过按键复位，初始化将数码管显示为24秒倒计时，LED熄灭；若篮球比赛过程中，遇到教练需要轮换球员，通过按键传递给5CEBA4F23C7N开发板，开发板则使数码管倒计时显示暂停，轮换结束后，通过按键继续执行倒计时；当进攻时间剩余8秒后，数码管显示小数点后两位，提醒球员进攻剩余时间不多。其次当遇到进攻方投篮不进，且抢到前场篮板，则数码管回秒到14秒，延长进攻时间。最后当倒计时归零，数码管外圈全亮,LED全亮，球权交换。

图1.1 系统框图

1.2主程序流程图

图1.2系统流程图

1.3程序

module miao_24(clk, rst, pause, button, seg_a, seg_b, seg_c, seg_d,

                     seg_e, seg_f, led, data_tens, data_ones, tens, ones,

                     tens_fen, bai_fen);

input clk, rst;      //50Mhz时钟和复位

input pause, button;   //暂停和回秒

input [3:0] data_tens, data_ones;   //拨码开关回秒设置

output reg [6:0] seg_a, seg_b, seg_c, seg_d, seg_e, seg_f;//数码管

output reg [9:0] led;   //外圈LED显示

reg [25:0] cnt;     //分频计数器

output reg [3:0] tens, ones, tens_fen, bai_fen;//中间变量计数



always @(posedge clk or negedge rst)  //分频模块

begin

       if(!rst) cnt = 0;    

       else cnt = (cnt == 25'd499_999) ?  0 :  (cnt + 1); //10ms=0.01s

end



always @(posedge clk or negedge rst)

begin

if(!rst)begin //复位

       {tens, ones, tens_fen, bai_fen} = 16'h2400;

       led = 10'b0000000000;     //LED灭掉

       seg_e = 7'hFF;                         //数码管不显示

       seg_f = 7'hFF;                          //数码管不显示

       end

else if(pause == 1)begin   //暂停

       {tens, ones, tens_fen, bai_fen} = {tens, ones, tens_fen, bai_fen};

       end

else begin

       if(cnt < 25'd499_999)

              {tens, ones, tens_fen, bai_fen} = {tens, ones, tens_fen, bai_fen};

       else if(button == 1)           //回秒

              {tens, ones} = {data_tens, data_ones};

       else begin

              if(tens_fen == 0 && bai_fen == 0)begin

                     {tens_fen, bai_fen} = 8'h99;

                     if(ones == 0 && tens != 0) begin  

                            tens = tens -1;

                            ones = 9;end

                     else if(tens == 0 && ones == 0 )begin  //外圈显示功能

                                   tens = 10;

                                   ones = 10;

                                   tens_fen = 10;

                                   bai_fen = 10;

                                   seg_e = 7'hF6;

                                   seg_f = 7'hC6;

                                   led = 10'b1111111111;end //LED外圈全亮

                     else ones = ones - 1;end

              else if(bai_fen == 0 && tens_fen != 0) begin

                     tens_fen = tens_fen - 1;

                     bai_fen = 9;end

              else if(bai_fen != 10) bai_fen = bai_fen - 1;end

       end

end



always @(tens)   //     十位数码管显示

begin

       case (tens)

                     0:seg_a=8'hC0;

                     1:seg_a=8'hF9;

                     2:seg_a=8'hA4;

                     3:seg_a=8'hB0;

                     4:seg_a=8'h99;

                     5:seg_a=8'h92;

                     6:seg_a=8'h82;

                     7:seg_a=8'hF8;

                     8:seg_a=8'h80;

                     9:seg_a=8'h90;

                     10:seg_a=8'hF6;

                     default:seg_a=8'hFF;

       endcase

end



always @(ones)  //     个位数码管显示

begin

       case (ones)

                     0:seg_b=8'hC0;

                     1:seg_b=8'hF9;

                     2:seg_b=8'hA4;

                     3:seg_b=8'hB0;

                     4:seg_b=8'h99;

                     5:seg_b=8'h92;

                     6:seg_b=8'h82;

                     7:seg_b=8'hF8;

                     8:seg_b=8'h80;

                     9:seg_b=8'h90;

                     10:seg_b=8'hF6;

                     default:seg_b=8'hFF;

       endcase

end



always @(tens_fen)   //     十分位数码管显示

begin

if(tens != 0 && tens < 10)                            //十位大于0的时候不显示后两位

       seg_c = 8'hFF;

else if(tens == 0 && ones >= 8)            //滤掉09-08那段显示

       seg_c = 8'hFF;

else if(tens == 0 && ones < 8) begin //8秒后数据进来

              case (tens_fen)

                     0:seg_c=8'hC0;

                     1:seg_c=8'hF9;

                     2:seg_c=8'hA4;

                     3:seg_c=8'hB0;

                     4:seg_c=8'h99;

                     5:seg_c=8'h92;

                     6:seg_c=8'h82;

                     7:seg_c=8'hF8;

                     8:seg_c=8'h80;

                     9:seg_c=8'h90;

                     default:seg_c=8'hFF;

              endcase

       end

else seg_c = 8'hF6;                                       //倒计时完后的外圈数码管亮起

end



always @(bai_fen)    //     百分位数码管显示

begin

if(tens != 0 && tens < 10)                            //十位大于0的时候不显示后两位

       seg_d = 8'hFF;                                             

else if(tens == 0 && ones >= 8)            //滤掉09-08那段显示

       seg_d = 8'hFF;

else if(tens == 0 && ones < 8)begin     //8秒后数据进来

              case (bai_fen)

                     0:seg_d=8'hC0;

                     1:seg_d=8'hF9;

                     2:seg_d=8'hA4;

                     3:seg_d=8'hB0;

                     4:seg_d=8'h99;

                     5:seg_d=8'h92;

                     6:seg_d=8'h82;

                     7:seg_d=8'hF8;

                     8:seg_d=8'h80;

                     9:seg_d=8'h90;

                     default:seg_d=8'hFF;

              endcase

       end

else seg_d = 8'hF0;                                       //倒计时完后的外圈数码管亮起

end

endmodule

1.4程序分析综合

图1.3 分析综合图

2 测试程序设计

2.1测试程序

`timescale 1 ps/ 1 ps

module miao_24_v();

reg clk;

reg rst;

reg pause; 

reg button;

reg [3:0] data_tens;

reg [3:0] data_ones;                                        

wire [9:0]  led;

wire [3:0]  tens;

wire [3:0]  ones;

wire [3:0]  tens_fen;

wire [3:0]  bai_fen;

wire [6:0]  seg_a;

wire [6:0]  seg_b;

wire [6:0]  seg_c;

wire [6:0]  seg_d;

wire [6:0]  seg_e;

wire [6:0]  seg_f;                        

miao_24 i1 ( 

       .bai_fen(bai_fen),

       .button(button),

       .clk(clk),

       .data_ones(data_ones),

       .data_tens(data_tens),

       .led(led),

       .ones(ones),

       .pause(pause),

       .rst(rst),

       .seg_a(seg_a),

       .seg_b(seg_b),

       .seg_c(seg_c),

       .seg_d(seg_d),

       .seg_e(seg_e),

       .seg_f(seg_f),

       .tens(tens),

       .tens_fen(tens_fen)

);

always #10 clk=~clk; //时钟翻转

initial                                               

begin                                                 

   clk=1;           

       rst=0;                         //复位按下                

       pause=0;                          

       button=0;                  

       #100;

       rst=1;                        

       #60000;

       pause = 1;                  //暂停按下

       #100;

       pause = 0;                 

       #40000;

       button = 1;                 //回秒开启

       data_tens = 3;            //设置回秒十位

       data_ones = 9;            //设置回秒个位

       #100;

       button = 0;

       #100;

end                                                   

endmodule

2.2 测试程序的设置

图2.1测试程序设置界面

图2.2测试程序设置界面

图2.3测试程序设置界面

图2.4测试程序设置界面

3 功能仿真

图3.1 复位波形仿真图

图3.2 暂停波形仿真图

 

图3.3 回秒波形仿真图

4 引脚设定

表4.1 引脚设定表

Pin_Name

Direction

Location

Pin_Name

Direction

Location

clk

Input

PIN_M9

seg_a[3]

Output

PIN_V16

rst

Input

PIN_P22

seg_a[2]

Output

PIN_Y17

pause

Input

PIN_AB12

seg_a[1]

Output

PIN_W16

button

Input

PIN_AB13

seg_a[0]

Output

PIN_Y16

Led[9]

Output

PIN_L1

seg_b[6]

Output

PIN_AB21

Led[8]

Output

PIN_L2

seg_b[5]

Output

PIN_AB22

Led[7]

Output

PIN_U1

seg_b[4]

Output

PIN_V14

Led[6]

Output

PIN_U2

seg_b[3]

Output

PIN_Y14

Led[5]

Output

PIN_N1

seg_b[2]

Output

PIN_AA10

Led[4]

Output

PIN_N2

seg_b[1]

Output

PIN_AB17

Led[3]

Output

PIN_Y3

seg_b[0]

Output

PIN_Y19

Led[2]

Output

PIN_W2

seg_c[6]

Output

PIN_U22

Led[1]

Output

PIN_AA1

seg_c[5]

Output

PIN_AA17

Led[0]

Output

PIN_AA2

seg_c[4]

Output

PIN_AB18

data_ones[3]

Output

PIN_T12

seg_c[3]

Output

PIN_AA18

data_ones[2]

Output

PIN_T13

seg_c[2]

Output

PIN_AA19

data_ones[1]

Output

PIN_V13

seg_c[1]

Output

PIN_AB20

data_ones[0]

Output

PIN_U13

seg_c[0]

Output

PIN_AA20

data_tens[3]

Output

PIN_AA13

seg_d[6]

Output

PIN_AA22

data_tens[2]

Output

PIN_AA14

seg_d[5]

Output

PIN_Y21

data_tens[1]

Output

PIN_AB15

seg_d[4]

Output

PIN_Y22

data_tens[0]

Output

PIN_AA15

seg_d[3]

Output

PIN_W21

seg_a[6]

Output

PIN_V19

seg_d[2]

Output

PIN_W22

seg_a[5]

Output

PIN_V18

seg_d[1]

Output

PIN_V21

seg_a[4]

Output

PIN_U17

seg_d[0]

Output

PIN_U21

seg_e[6]

Output

PIN_P9

seg_f[6]

Output

PIN_W19

seg_e[5]

Output

PIN_Y15

seg_f[5]

Output

PIN_C2

seg_e[4]

Output

PIN_U15

seg_f[4]

Output

PIN_C1

seg_e[3]

Output

PIN_U16

seg_f[3]

Output

PIN_P14

seg_e[2]

Output

PIN_V20

seg_f[2]

Output

PIN_T14

seg_e[1]

Output

PIN_Y20

seg_f[1]

Output

PIN_M8

seg_e[0]

Output

PIN_U20

seg_f[0]

Output

PIN_N9

5 硬件调试效果

图5.1 在8秒前隐藏后两位数码管

图5.2 在8秒后显示后两位数码管

图5.3 自行设置回秒（剩余时间）

图5.4 倒计时结束后外圈亮起和LED全亮

Dark Side。
关注
  • 7
    点赞
  • 踩
  • 13
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
篮球比赛24秒倒计时器basys3开发板verilog代码下载
diaojiangxue的博客
11-14 552
名称：篮球比赛24秒倒计时器basys3开发板verilog代码（代码在文末下载）软件：VIVADO语言：Verilog代码功能：篮球计时器1、篮球24秒倒计时器，按键启动倒计时2、倒计时可以通过按键控制暂停、继续3、倒计时结束后LED灯闪烁报警4、数码管显示倒计时FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com本代码已在Basys3开发板验证，开发板如下，其他开发。if(state==s_down_cnt && clk_1Hz)//倒计时状态。//默认正常计时状态。
篮球计时器fpga设计verilog语言编写
DoKZVJp的博客
01-17 925
当裁判员按下加分按键、开始比赛按键、结束比赛按键、全局结束按键或暂停按键时，按键模块将发送相应的信号给计时器模块。计时器模块接收来自按键模块的信号，并根据当前状态和信号进行相应的计时和比分操作。按下结束按键，一切计时和比分均归零。数码管显示模块、按键模块和计时器模块相互独立，通过适当的接口和信号线进行通信和协调。7. 暂停按键：设计中设置了暂停按键，按下后24秒和12分钟计时器将暂停计时，以确保暂停期间不计入比赛时间。6. 全局结束按键：提供了全局结束按键，按下后将重置所有计时和比分，并停止计时器的运行。
篮球计时器FPGA设计，使用Verilog语言编写，支持Quartus、Modelsim和Vivado设计，实现数码管倒计时、比分显示和按键操作等功能
nDxnxRfxg的博客
04-16 1396
在现今的体育比赛中，计时器起到至关重要的作用。当裁判员按下加分按键、开始比赛按键、结束比赛按键、全局结束按键或暂停按键时，按键模块将发送相应的信号给计时器模块。计时器模块接收来自按键模块的信号，并根据当前状态和信号进行相应的计时和比分操作。数码管显示模块、按键模块和计时器模块相互独立，通过适当的接口和信号线进行通信和协调。暂停按键：设计中设置了暂停按键，按下后24秒和12分钟计时器将暂停计时，以确保暂停期间不计入比赛时间。全局结束按键：提供了全局结束按键，按下后将重置所有计时和比分，并停止计时器的运行。
FPGA-篮球计分计时器的设计
热门推荐
Vuko_Coding Zone
09-26 1万+
这次的任务相对上次来说代码书写的更为规范和简洁 任务一、篮球计分器 功能：按照篮球赛赛制进行设计。须具有24秒倒计时功能，十二分钟计时功能，暂停功能，进球计分功能（1分，2分，3分）等。可再自由发挥。 要求：比分与计时须在数码管实时显示，显示状态可通过按键或者拨码开关切换，计分可通过按键进行设计（不限制）。 设计： sw1 暂停 sw2 24秒倒计时 sw3 显示计时或者得分 k...
基于FPGA的篮球比赛计分计时器Verilog代码Quartus仿真
xiakunpei123的博客
05-11 1125
1.具有30秒计时、显示 2.可对计时器清零、置数、启动和暂停 3.3.30秒倒计时 4.两个数码管显示两队比分 5.超时报警并可解除报警 6.尝试半场交换场地
FPGA篮球记分器-Verilog
qq_52177567的博客
11-07 1万+
一、摘要 1.1功能： 按照篮球赛赛制进行设计。须具有24秒倒计时功能，十二分钟计时功能，暂停功能，进球计分功能（1分，2分，3分）等。 1.2要求： 比分与计时须在数码管实时显示，显示状态可通过按键或者拨码开关切换，计分可通过按键进行设计（不限制）。 1.3要点： 顶层模块的使用（Top-Down思想），倒计时的实现，两队的记分（10进制转8421BCD码），动态数码管，按键消抖。 二、各模块的总结 2.1、功能描述 功能1：24s倒计时 （1）实现从24:00s至00:00s的倒
篮球24s计时器c语言程序,篮球比赛24s计时器
weixin_27960253的博客
05-23 2382
《篮球比赛24s计时器》由会员分享，可在线阅读，更多相关《篮球比赛24s计时器(10页珍藏版)》请在人人文库网上搜索。1、数字电子技术课程设计任务书院(系)：信息工程系姓名学号班级专业设计题目篮球比赛进攻24s计时器设计任务描述：总设计要求:设计一个用于篮球比赛的进攻 24s计时器，要求如下：(1)计时器可以从24s递减计时，时间间隔。(2)计时器具有24s显示功能，显示精度为。(3)计时器具有外...
《Verloge HDL数字系统设计及仿真》选题五——篮球24秒计时
Zl0702的博客
12-11 1328
一.课程设计目的 掌握层次化建模的设计方法，能够利用学习过的知识来编写具有一定功能的电路，能够熟练使用各种开发软件完成设计的仿真和硬件实现，最终的设计能够在开发板中经过实际操作验证无误，完成整个设计流程。 二.课程设计题目描述和要求 本课程设计的代码需具有如下功能。 (1)具有24 s倒计时功能。 (2)设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能。 (3)计时器为24 s递减时，计时间隔为1 s。 (4)计时器递减到零时，数码显示器不能灭灯。 三.设计思想和过程 本设计题
Verilog——篮球24S计时器
qq_45275571的博客
06-17 8866
篮球24S计时器设计要求层次化设计准备工作 设计要求 （1）具有显示24秒计时功能； （2）系统设置外部操作开关，控制计时器的直接清零，启动（重置为24）和暂停/继续功能； （3）计时器为24秒递减计时，其计时间隔为1秒； （4）计时器递减计时到零时，数码显示器不能灭灯，同时发出光电报警信号。 层次化设计 准备工作 ...
FPGA大学生课程设计（24秒篮球倒计时）
07-25
本项目旨在设计一个基于FPGA技术的24秒篮球进攻倒计时器，适用于大学级别的课程设计或工程项目。该系统的核心是5CEBA4F23C7N型号的FPGA芯片，它是一款现场可编程门阵列设备，能够实现高度灵活的数字逻辑设计。此外，...
FPGA.rar_fpga 24s_篮球24秒_篮球24秒计时_篮球24秒设计说_篮球倒计时
09-14
在本项目中，我们关注的是基于FPGA（Field-Programmable Gate Array）实现的篮球24秒计时器的设计。FPGA是一种可编程逻辑器件，允许开发者根据需求配置其内部逻辑，使其能够执行特定的功能。在这个特定的案例中，...
基于FPGA的篮球倒计时的设计和实现_FPGA倒计时模块应用_明德扬资料
08-02
本文档将详细阐述如何利用现场可编程门阵列(FPGA)技术来设计并实现一套篮球24秒倒计时系统。 #### 2. 设计要求 该篮球24秒倒计时系统需具备以下特点： - **硬件配置**：系统包含2个独立按键和4位数码管显示。 - **...
EDA课程毕业设计(篮球24秒倒计时+蜂鸣器).zip
07-06
因此，一个24秒倒计时器是比赛的重要组成部分。在EDA设计中，这可能涉及到数字逻辑电路设计，包括时序逻辑和组合逻辑。设计者可能使用了计数器来实现倒计时功能，例如二进制减法计数器或者模24计数器，当计数值为0时...
FPGA开发——IP核的FIFO调用
weixin_63553972的博客
08-09 1175
FIFO 的英文全称是 First In First Out，即先进先出。FPGA 使用的 FIFO 一般指的是对数据的存储具有先进先出特性的一个缓存器，常被用于数据的缓存或者高速异步数据的交互，也即所谓的跨时钟域信号传递。它与 FPGA 内部的 RAM 和 ROM 的区别是没有外部读写地址线，采取顺序写入数据，顺序读出数据的方式，使用起来简单方便，由此带来的缺点就是不能像 RAM 和 ROM 那样可以由地址线决定读取或写入某个指定的地址。
FPGA设计之跨时钟域（CDC）设计篇（5）----同步FIFO的两种设计方法（计数器法/高位扩展法 | 手撕代码）
孤独的单刀
08-05 1355
FPGA设计之跨时钟域（CDC）设计篇（5）----同步FIFO的两种设计方法（计数器法/高位扩展法 | 手撕代码）
FPGA常见型号
qq_53529450的博客
08-09 571
FPGA（现场可编程门阵列）开发板种类繁多，涵盖了从入门级教育用途到高性能工业应用的广泛领域。本文介绍一些常见的 FPGA 开发板型号及其特点。
FPGA开发——UART串口通信的介绍和回环实验框架构建
最新发布
weixin_63553972的博客
08-12 135
UART（Universal Asynchronous Receiver/Transmitter，通用异步收发器）是一种广泛使用的串行通信协议，特别适用于微控制器、计算机和各种嵌入式设备之间的数据通信。UART是一种异步串行通信方式，通过数据线上传输二进制数据位。它不需要专门的时钟信号线来同步发送和接收双方的数据传输，而是通过起始位和停止位来标识数据帧的开始和结束。UART通信具有简单、易于实现和广泛应用的特点，适用于短距离、低速度的数据传输。
fpga竞赛抢答计时器原理
06-26
FPGA（Field-Programmable Gate Array）竞赛抢答计时器的设计通常涉及数字逻辑设计和实时处理能力。它的基本原理可以分为以下几个步骤： 1. **触发信号检测**：首先，系统需要接收输入的抢答信号，这可能是一个按钮或红外线信号。FPGA内部的I/O模块会捕获这个信号，并转换为计时器的启动信号。 2. **计数器**：设计一个定时器模块，使用FPGA的LUTs（Look-Up Tables）或预定义的计数器单元，从接收到触发信号开始计数。计数器的值代表已经过去的时间。 3. **预设时间判断**：设置一个预设的答题时间，比如10秒。当计数器达到预设值时，系统应进入"倒计时结束"状态。 4. **中断管理**：为了保证准确性，FPGA通常会有一个中断机制，在计时结束时产生中断。这个中断会被用来暂停计数，防止因后续操作导致计时延长。 5. **结果显示与控制**：当计时器中断后，系统会显示剩余时间或切换到下一个环节的处理逻辑，比如确认抢答者或显示答题结果。 6. **复位机制**：抢答结束后，需要有一个复位机制将计数器归零，以便下一轮比赛。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值